特定网络阳离子
可编程逻辑器件81080V
可编程逻辑器件8000V系列说明（续）
信号是可选的一个单独的I / O单元的基础。该
I / O单元的寄存器可以被编程为作为D-
类型寄存器或D型锁存器。
输入阈值是固定的，在其符合水平
3.3V和2.5V接口。能输出驱动器
来源4mA到沉8毫安（ 3.3V输出电源） 。该
输出驱动器具有单独的VCCIO电源
这是独立于主电源VCC为的
装置。此功能允许输出驱动器从运行
3.3V或2.5V ，而该设备的逻辑永远是
从供电3.3V 。输出驱动器还提供了
独立的可编程边沿速率和漏极开路
能力。可编程的上拉电阻提供给
配合关闭未使用的输入和可编程总线保持锁存器
可容纳三态输出，在他们的最后有效状态
直到总线由另一个设备再次驱动。
在系统可编程逻辑器件8000V系列具有3.3V ，非易失性IN-
系统编程为逻辑和
互连结构，提供了装置来开发
真正的可重构系统。编程实现
通过行业标准的IEEE 1149.1兼容
使用JTAG协议边界扫描接口。 Bound-
元扫描测试是通过相同的接口也支持。
提供增强的，多细胞的安全方案
防止读取JEDEC编程文件
固定时。后使用该设备已被保护
这种机制，以清除安全的唯一方式是向
执行批量擦除指令。
嵌入式三态总线
有一个108行嵌入内部三态总线作为部件
全球路由平面（ GRP ） ，使多个的
GLBs驱动相同的轨道。该总线可分区
tioned成不同的总线宽度，如12 9线
公交车，六18线巴士或三个36线巴士。该
GLBs可动态共享全球的一个子集
路由平面轨道。此功能省去了
转换三态总线宽多路复用器上亲
可编程器件。每个GLB最多18个宏单元可以
参与驱动的嵌入式三态总线。该
剩余的每GLB 2宏小区被用于产生
在每个数据的内部三态驱动器的控制信号
字节（带奇偶校验） 。嵌入式三态总线，也可以
被配置成外部三态总线的扩展
使用I / O单元的双向功能CON-
连接至全球路由平面。全球路由
平面I / O的0-8和15-23的每一个组（I / OGX作为
在I / O引脚位置表定义）可以连接到
内部三态总线，以及单向/非
三态全局路由通道。 I / O的9-14只连接到
全局路由通道。
嵌入式三态总线内部总线保持，
为了仲裁功能，使功能更加
“方便使用的” 。总线保持功能，保持内部
在公交车，当公交车是之前的驱动逻辑状态
没有驱动，以消除总线浮动。总线仲裁
“先来先服务”的优先执行。在其他
也就是说，一旦一个逻辑块驱动总线，其他逻辑
块不能驾驶公交车，直到第一个释放总线。
该仲裁功能可以防止内部总线争
当两个总线之间的重叠使显
良。通常情况下，它需要大约为3ns解决一个总线
信号即将下车到另一个总线信号驱动
总线。仲裁功能，并结合可预测
该CPLD的能力，使得嵌入式三态总线
最实际的现实世界总线实施。
可编程逻辑器件81080V说明
在系统可编程逻辑器件81080V设备有九个大快Megablocks
总共9× 120 = 1080个宏单元。
每个大快Megablock共有24个I / O单元和
全球路由平面共拥有144 I / O单元。这
使（ 9× 24 ） + 144 = 360的I / O为全面的I / O版本，
而部分I / O版本包含72大快
Megablock的I / O +全球120个I / O = 192个I / O 。
在该装置的总的寄存器是宏单元的总和
再加上I / O单元， 1080 + 360 = 1440的寄存器。
4
LATTICE [ LATTICE SEMICONDUCTOR ]
