特定网络阳离子
ispGDX80VA
架构
该ispGDXVA架构与传统的不同
PLD架构，以符合其独特的应用
对焦。的框图如下所示。该编程
梅布尔互连由一个单一的全球路由
游泳池（ GRP ） 。不同于系统可编程逻辑器件的设备中，没有亲
可编程逻辑阵列设备上。为控制信号
操作环境，时钟/时钟使能和MUX控制必须
来自于I / O引脚指定的集合。的极性
这些信号可以在每个独立编程
I / O单元。
每个I / O单元驱动一个独特的引脚。在OE控制每个
I / O引脚都是独立的，可以通过GRP通过驱动
其中一个指定的I / O引脚（ I / O - OE集） 。在I / O- OE
集包括的总的I / O引脚25％。边界扫描
测试是通过在每个I / O引脚专用寄存器支撑。
在系统编程是通过完成
标准的边界扫描协议。
各种I / O引脚设置也显示在该块
图下。在A，B ， C和D的I / O引脚进行分组
每方一组在一起。
I / O架构
每个I / O单元包含一个4 ： 1的动态MUX受控制
两条选择线，以及一个4×4纵横开关CON-
为提高路由flexiability受控软件（图
1） 。四个数据输入到MUX （称为M0，M1 ，M2，
和M3 ）来自I / O信号的GRP和/或
相邻的I / O单元。每个MUX数据输入可以访问一个
四分之一的总I / O的。例如，在一个80 - I / O的
ispGDXVA ，每个数据输入端可以连接到20中的一个I / O的
销。 MUX0和MUX1可以通过指定的驱动I / O
引脚叫MUXsel1和MUXsel2 。每个MUXSEL输入
占地总的I / O引脚的25％ （如20出80 ） 。 MUX0
和MUX1可驱动无论从MUXsel1或MUXsel2 。
图1. ispGDXVA I / O单元和GRP细节（ 80 I / O设备）
逻辑“0”逻辑“ 1 ”
80 I / O输入
I / oCell的0
I / O单元79
I / O单元1
I / O单元78
E
2
CMOS
可编程
互联
从MUX输出
两个相邻的I / O单元
N+2
I / O A组
I / O B组
I / O C组
I / O D组
N+1
4x4
交叉开关
开关
•
•
•
2邻
I / O单元上方
绕行方案
注册
或锁存
4选1 MUX
M0
M1
M2
M3
MUX0 MUX1
2邻
下面的I / O单元
PROG 。
PROG 。
引体向上
总线保持
LATCH
（ VCCIO ）
A
B
D
CLK
CLK_EN复位
C
R
前卫。漏极开路
2.5V / 3.3V输出
前卫。压摆率
I / O
针
Q
N-1
N-2
•
•
•
•
•
•
从MUX输出
两个相邻的I / O单元
边界
扫描单元
I / O单元n
•
•
•
I / O单元38
••••••
I / O单元41
I / O单元39
40 I / O单元
80输入GRP
输入垂直
产出水平
Y0-Y3
全球
时钟/
Clock_Enables
全球
RESET
I / O单元40
40 I / O单元
在ispGDX ispGDXVA架构增强功能（ 5V ）
3
LATTICE [ LATTICE SEMICONDUCTOR ]
