特定网络阳离子
可编程逻辑器件5256V
可编程逻辑器件5000V说明（续）
分享的最多35个乘积项为单个
功能。可替换地， PTSA可以绕过
五个乘积项或更少的功能。五个额外
乘积项被用于共享GLB控制，设定
复位，时钟，时钟使能和输出使能。
32注册的宏单元中的GLB由从动
32输出从PTSA或PTSA绕行。每
宏单元包含一个可编程的异或门一家亲
可编程寄存器/锁存器/双稳触发器和
必要的时钟和控制逻辑以允许组合
或注册操作。宏单元都有两个
输出，可以反馈通过全球
路由池。从这种双输出能力
宏可以有效地利用硬件资源。
一个输出可以是例如一个注册功能，
而另一个输出可以是不相关的组合
功能。从I / O焊盘设施的直接寄存器输入
大老有效地利用这一特性来构建高速
输入寄存器。
宏单元的寄存器可以从几个中的一个时钟源
设备上可用的全局或乘积项时钟。一
全球及乘积项时钟使能，还提供了
省去了栅极时钟到宏蜂窝
寄存器。复位和宏蜂窝寄存器预置
从全局和长远的产品提供信号。该
宏蜂窝寄存器可以被编程为作为D-
类型寄存器，一个D型锁存器或T型触发器。
从GLB的32个输出可驱动两个全球
路由池和设备的I / O单元。全球
路由池包含每一个宏一行
输出和从每个I / O引脚的一行。
输入缓冲器的阈值具有可编程的TTL / 3.3V /
2.5V兼容水平。输出驱动器可以源
4mA到沉8毫安。输出驱动器具有单独的
VCCIO的参考输入是独立于主体的
VCC电源的设备。此功能允许输出
表1.系统可编程逻辑器件5000V系列
司机开车3.3V或2.5V的输出电平，而
设备的逻辑和输出电流驱动总是pow-
从3.3V ERED 。输出驱动器也可以单独提供
可编程边沿速率和漏极开路输出能力。一
可编程的上拉电阻提供给打结非
使用的输入和可编程总线保持锁存器
可容纳三态输出，在他们的最后有效状态
直到总线由一些设备再次驱动。
在系统可编程逻辑器件5000V系列具有3.3V ，非易失性IN-
系统编程为逻辑和
互连结构，提供了装置来开发
真正的可重构系统。编程实现
通过行业标准的IEEE 1149.1兼容
边界扫描接口。边界扫描测试是也
通过同一接口的支持。
提供增强的，多细胞的安全方案
防止读取JEDEC编程文件
固定时。后使用该设备已被保护
这种机制，以清除安全的唯一方式是向
执行批量擦除指令。
可编程逻辑器件5000V家庭成员
在系统可编程逻辑器件5000V系列拥有256个宏单元，以
512个宏单元，并采用3.3V电源供电。
所有家庭成员将可以使用多个封装
时代的选择。在系统可编程逻辑器件5000V系列器件矩阵
示出了各种bondout选项显示在表
下文。
该互连结构（GRP）是非常相似的晶格的
现有的1000，2000和3000系列，但与
增强互连结构优化的引脚锁定
和逻辑路由。在系统可编程逻辑器件5000V系列不，
然而，使用注册的I / O单元或输出路由
游泳池。
套餐类型
设备
可编程逻辑器件5256V
可编程逻辑器件5384V
可编程逻辑器件5512V
GLBs
8
12
16
宏单元
256
384
512
208 BGA *
144 I / O
144 I / O
—
208 PQFP
144 I / O
144 I / O
—
272 BGA
192 I / O
192 I / O
—
388 BGA
—
288 I / O
288 I / O
* 1.0毫米间距精细间距BGA
3
LATTICE [ LATTICE SEMICONDUCTOR ]
