特定网络阳离子
可编程逻辑器件和PLSI 1032
功能框图
图1.可编程逻辑器件和PLSI 1032功能框图
I / O I / O I / O I / O
63 62 61 60
RESET
I / O I / O I / O I / O
59 58 57 56
I / O I / O I / O I / O
55 54 53 52
I / O I / O I / O I / O
51 50 49 48
IN IN
7 6
输入总线
通用
逻辑块
（ GLBs ）
D7
D6
输出布线区（ ORP ）
D5
D4
D3
D2
D1
D0
在5
在4
I / O 47
I / O 46
I / O 45
I / O 44
C7
I / O 0
I / O 1
I / O 2
I / O 3
A0
A1
输出布线区（ ORP ）
C6
输出布线区（ ORP ）
C5
C4
C3
C2
C1
C0
I / O 43
I / O 42
I / O 41
I / O 40
I / O 39
I / O 38
I / O 37
I / O 36
I / O 35
I / O 34
I / O 33
I / O 32
输入总线
A3
A4
A5
A6
A7
I / O 8
I / O 9
I / O 10
I / O 11
I / O 12
I / O 13
I / O 14
I / O 15
* SDI / IN 0
* MODE / IN 1
全球
路由
池
（ GRP ）
B0
B1
B2
B3
B4
B5
B6
B7
时钟
分配
网
Megablock
输出布线区（ ORP ）
输入总线
CLK 0
CLK 1
CLK 2
IOCLK 0
IOCLK 1
* ISPEN / NC
* SDO / IN 2
* SCLK / IN 3
I / O I / O I / O I / O
16 17 18 19
I / O I / O I / O I / O
20 21 22 23
I / O I / O I / O I / O
24 25 26 27
I / O I / O I / O I / O
28 29 30 31
Y Y Y Y
0 1 2 3
0139(1)-32-isp
*对可编程逻辑器件1032 ISP控制功能仅
该器件还具有64个I / O单元，其每一个是
直接连接到I / O引脚。每个I / O单元可
单独地编程为一个组合的输入，
注册输入，锁存输入，输出或双向
I / O引脚具有三态控制。此外，所有的输出都
极性选择，高电平有效或低电平有效。信号
电平与TTL兼容电压和输出驱动器
能源4 mA或下沉8毫安。
八GLBs ， 16个I / O单元，两个专用输入和一个
ORP被连接在一起，使一个Megablock （见
图1）。八个GLBs的输出端连接到
通过ORP一组16个通用I / O单元。在I / O单元
在Megablock内也都有一个共同的输出
使能（OE ）信号。在系统可编程逻辑器件和PLSI 1032设备
包含这四个Megablocks的。
玻璃钢具有作为其输入来自所有GLBs的输出
和所有的来自双向I / O单元的输入端。所有
这些信号被提供给的所述输入端
GLBs 。通过GRP有所延误扳平
尽量减少时序偏差。
在系统可编程逻辑器件和PLSI 1032设备的时钟选择
使用时钟分配网络。四个专用
时钟引脚（ Y0，Y1， Y2和Y3 ）被带入
分销网络，以及5个时钟输出（ CLK 0 ， CLK
1 ， CLK 2 ， IOCLK 0和IOCLK 1）被提供给路由
时钟的GLBs和I / O单元。时钟分配
网络也可以从一个特殊的时钟GLB驱动（C0
在可编程逻辑器件和PLSI 1032设备）。这样做的逻辑
GLB允许用户创建从一个内部时钟
组合的装置内的内部信号。
2
lnput巴士
I / O 4
I / O 5
I / O 6
I / O 7
A2
1996年ISP百科全书
LATTICE [ LATTICE SEMICONDUCTOR ]
