Specifications ispLSI 8600V
Signal Configuration
ispLSI 8600V 272-Ball BGA Signal Diagram
20 19 18 17 16 15 14 13 12 11 10
9
8
7
6
5
4
3
2
1
I/O G5 I/O G5 I/O B4 I/O B4 I/O B4 I/O B4 I/O B3 I/O B3 I/O B3 I/O B3
<16> <23> <13> <17> <21> <22> <15> <16> <19> <22>
I/O B0 I/O B0
<18> <21>
I/O G5 I/O G5 I/O G5
VCCIO
VCCIO VCCIO
TCK
A
NC1
A
B
C
D
E
F
<0>
<3>
<4>
I/O G5 I/O G5 I/O G5 I/O B4
<15> <19> <22> <12>
I/O B4 I/O B3 I/O B3 I/O B3 I/O B3 I/O B3
<18> <12> <14> <17> <18> <21>
I/O B0 I/O B0 I/O B0 I/O B0 I/O B0 I/O G5 I/O G5 I/O G5
IOCLKEN
VCCIO
B
C
D
E
F
<12> <15> <16> <20> <23>
<2>
<1>
<5>
I/O G5 I/O G5 I/O G5
EPEN
I/O B4 I/O B4 I/O B4 I/O B4
<14> <16> <20> <23>
I/O B3 I/O B3
<20> <23>
I/O B0 I/O B0
QIOCLK
I/O G5 I/O G5 I/O G5
GOE
2
VCCIO
VCCIO TDO
2
<14> <17> <20>
<13> <17>
<8>
<9>
<11>
I/O G4 I/O G5 I/O G5
<12> <12> <18>
I/O B4 I/O B4 I/O B3
<15> <19> <13>
I/O B0 I/O B0 I/O B0
<14> <19> <22>
I/O G5 I/O G5 I/O G5
CLK 2
GND GND
VCC VCC VCC VCC
GND
<6>
<7>
<10>
I/O G4 I/O G4 I/O G4
I/O G4 I/O G4 I/O G5 I/O G5
VCCIO
<11> <10>
<9>
<18>
<14> <13> <21>
I/O G4 I/O G4 I/O G4 I/O G4
I/O G4 I/O G4 I/O G4 I/O G4
<8> <5> <7> <6>
ispLSI 8600V
<21>
<19> <17> <13>
I/O G4 I/O G4 I/O G4
<23> <16> <15>
I/O G4 I/O G4 I/O G4 I/O G4
VCCIO
G
H
J
G
H
J
<4>
<3>
<0>
<1>
Bottom View
I/O G3 I/O G3 I/O G4 I/O G4
<20> <22> <22> <20>
I/O G4 I/O G3 I/O G3
VCCIO
<2>
<0>
<1>
I/O G3 I/O G3 I/O G3
<19> <21> <23>
I/O G3 I/O G3 I/O G3
VCC
VCC
VCC
VCC
GND GND GND GND
GND GND GND GND
GND GND GND GND
GND GND GND GND
<2>
<3>
<4>
I/O G3 I/O G3 I/O G3
<16> <17> <18>
I/O G3 I/O G3 I/O G3
<5> <6> <7>
K
L
K
L
I/O G3 I/O G3 I/O G3
I/O G3 I/O G3
VCC TOE
VCC
VCC
<13>
<14> <15>
<8>
<9>
I/O G3
<12>
GOE
1
I/O G3 I/O G3
<11> <10>
QIOCLK
1
VCC
VCCIO
M
N
P
R
T
M
N
P
R
T
I/O G2 I/O G2 I/O G2
<14> <13> <12>
I/O G2 I/O G2
GOE
3
QIOCLK
3
VCCIO
<9>
<10>
I/O G2 I/O G2
CLK 1
I/O G2
<16>
I/O G2
<7>
I/O G2 I/O G2
SET/
RESET
<17>
<15>
<8>
<11>
I/O G2 I/O G2 I/O G2 I/O G0
<18> <19> <20> <13>
I/O G0 I/O G2 I/O G2 I/O G2
<10> <4> <5> <6>
I/O G2 I/O G2 I/O G2 I/O G0
I/O G0 I/O G2 I/O G2 I/O G2
<21>
<22> <23> <18>
<11>
<1>
<2>
<3>
I/O G0 I/O G0
GND
I/O B4 I/O B4 I/O B4 I/O B3
I/O B0 I/O B0 I/O B0
I/O G0
<9>
I/O G2
<0>
VCCIO
VCC VCC VCC VCC
TDI GND
VCCIO
U
V
W
Y
U
V
W
Y
<12> <16>
<9>
<6>
<2>
<9>
<10>
<5>
<4>
I/O G0 I/O G0 I/O G0
<14> <15> <17>
I/O B4 I/O B4 I/O B4 I/O B3 I/O B3 I/O B3 I/O B3
I/O B0 I/O B0
I/O B0 I/O G0 I/O G0
I/O G0
<8>
NC1
CLKEN
VCCIO
VCCIO
<8>
<5>
<1>
<10>
<7>
<4>
<0>
<11>
<7>
<1>
<0>
<7>
I/O G0
<19>
I/O G0 I/O B4
<22> <10>
I/O B4 I/O B4 I/O B3 I/O B3 I/O B3 I/O B3
I/O B0 I/O B0
<6> <2>
I/O G0 I/O G0 I/O G0
<3>
NC1 VCCIO VCCIO
TMS
VCCIO
VCCIO
<4>
<0>
<8>
<6>
<3>
<1>
<5>
<6>
I/O G0 I/O G0 I/O G0 I/O B4 I/O B4 I/O B4 I/O B3
<20> <21> <23> <11>
I/O B3 I/O B3
I/O B0 I/O B0 I/O B0 I/O B0 I/O G0 I/O G0 I/O G0
GOE
0
QIOCLK
0
CLK 0
VCCIO
<7>
<3>
<11>
<5>
<2>
<9>
<8>
<3>
<0>
<1>
<2>
<4>
20 19 18 17 16 15 14 13 12 11 10
9
8
7
6
5
4
3
2
1
1. NCs are not to be connected to any active signals, Vcc or GND.
Note: Ball A1 indicator dot on top side of package.
24
LATTICE [ LATTICE SEMICONDUCTOR ]
