IS41C16257
IS41LV16257
功能说明
该IS41C16257和IS41LV16257是CMOS DRAM的
用于高速带宽，低功率应用进行优化。
在读或写周期，每个位是唯一
通过18位地址寻址。这些输入
9位（ A0 - A8）的时间。行地址被锁存在
的行地址选通（
RAS
） 。列地址是
由列地址选通锁存（
CAS
).
RAS
用于
锁存第9位，
CAS
用于锁存后者
9位。
该IS41C16257和IS41LV16257有两个
CAS
控制，
LCAS
和
UCAS
。该
LCAS
和
UCAS
输入
在内部生成一个
CAS
在相同的信号起作用
的方式与单
CAS
输入上的其他256K ×16
DRAM的。在关键的区别是，每个
CAS
控制其
对应的I / O三态逻辑（结合
OE
和
WE
和
RAS
).
LCAS
控制
I / O0 - I / O7和
UCAS
控制I / O8 - I / O15 。
该IS41C16257和IS41LV16257
CAS
功能
由所述第一确定
CAS
(
LCAS
or
UCAS
）过渡
低，最后过渡回高电平。两
CAS
控制给IS41C16257两个字节读取字节
写周期的能力。
内存循环是通过将启动
RAS
低，这是
通过返回两个终止
RAS
和
CAS
HIGH 。对
保证器件正常工作和数据完整性的任何
存储器周期，一旦启动，不能结束或中止
最低吨前
RAS
时间已经过期。一个新的周期
不能启动，直到最小的预充电时间t
RP
,
t
CP
是否已经过去。
读周期由下降沿启动
CAS
or
OE
,
为准过去，一边拿着
WE
HIGH 。列
地址必须持有经t指定的最小时间
AR
.
数据输出变为有效只有当T
RAC
, t
AA
, t
CAC
和T
OEA
都不满意。其结果是，在存取时间取决于
ISSI
这些参数之间的时序关系。
®
写周期
写周期是由下降沿启动
CAS
和
WE
,
为准过去。输入数据必须是有效的或
下降沿之前
CAS
or
WE
，以先到为准过去。
刷新周期
保留数据， 512刷新周期需要在每
8毫秒的时间。有两种方法来刷新存储器：
1.计时每512行地址（ A0通过
A8 ）与
RAS
至少每8毫秒。任何读，写，
读 - 修改 - 写或
RAS
- 只循环刷新AD-
穿着一行。
2.使用
CAS
-before-
RAS
刷新周期。
CAS
-before-
RAS
刷新由下降沿激活
RAS
，而
控股
CAS
低。在
CAS
-before-
RAS
刷新周期，一
内部9位计数器提供的行地址和
外部地址输入将被忽略。
CAS
-before-
RAS
是刷新-only模式，没有数据访问
或设备的选择是允许的。因此，输出保持在
高阻态循环过程中。
存储周期
POWER- ON
应用在V后
CC
供应的初始暂停
200
µs
需要后面至少八个初始化
包含循环周期（任意组合
RAS
信号）。
上电过程中，则建议
RAS
跟踪与V
CC
或在一个有效的V举行
IH
为了避免电流浪涌。
读周期
4
集成的芯片解决方案，公司 - 1-800-379-4774
DR004-1B
05/24/99
ISSI [ INTEGRATED SILICON SOLUTION, INC ]
