ICL7106 ， ICL7107 ， ICL7107S
a
a
b
f
g
e
d
c
b
c
f
g
e
d
c
e
d
a
b
f
g
c
a
b
7
段
解码
典型段输出
V+
0.5mA
TO
段
8mA
数字地
TO开关驱动器
比较器输出
V+
时钟
÷4
1000’s
计数器
100’s
计数器
7
段
解码
7
段
解码
LATCH
10’s
计数器
1’s
计数器
1
V+
逻辑控制
500Ω
27
数字
地
37
TEST
†
†
三个逆变器
一个逆变器显示为清楚起见，
40
OSC 1
OSC 2
39
OSC 3
38
图8. ICL7107数字部分
系统定时
图9示出了所使用的时钟装置
ICL7106和ICL7107 。两个基本时钟安排
可以使用：
1.如图9A所示。外部振荡器连接到引脚40 。
2.如图9B所示。使用所有三个销的R-C振荡器。
振荡器频率除以四是时钟的前
十进制计数器。它然后被进一步划分成三个
转换周期阶段。这些信号集成（1000
数） ，参照反积分（ 0至2000个计数）和
自动调零（1000至3000计数） 。对于信号不是满
规模化，自动归零得到的职权未使用部分
反积分。这使得4000一个完整的测量周期
数（ 16000个时钟脉冲）输入电压无关。
三个读数/秒， 48kHz的的振荡器频率
将被使用。
为了达到60Hz的皮卡，信号的最大排斥
整合周期应该是60Hz的倍数。振荡器
240kHz的频率为120kHz ， 80kHz的，为60kHz ， 48kHz的，
40kHz的， 33
1
/
3
千赫等应该被选中。对于50赫兹
在200kHz的排斥，振荡器的频率， 100kHz的，
66
2
/
3
千赫， 50千赫， 40kHz的等将是合适的。注意
40kHz的（ 2.5读数/秒）将拒绝50Hz和60Hz的
（还400Hz的和440Hz的） 。
40
内部零件
÷
4
时钟
39
38
GND ICL7107
测试ICL7106
图9a。
内部零件
÷
4
时钟
40
39
R
38
C
RC振荡器
图9b。
图9.时钟电路
9
FN3082.7
INTERSIL [ INTERSIL CORPORATION ]
