欢迎访问ic37.com |
会员登录 免费注册
发布采购

DG412DJ 参数 Datasheet PDF下载

DG412DJ图片预览
型号: DG412DJ
PDF下载: 下载PDF文件 查看货源
内容描述: 精密单片四路SPST CMOS模拟开关 [Precision Monolithic Quad SPST CMOS Analog Switches]
分类和应用: 复用器开关复用器或开关信号电路光电二极管
文件页数/大小: 13 页 / 354 K
品牌: INTERSIL [ INTERSIL CORPORATION ]
 浏览型号DG412DJ的Datasheet PDF文件第1页浏览型号DG412DJ的Datasheet PDF文件第3页浏览型号DG412DJ的Datasheet PDF文件第4页浏览型号DG412DJ的Datasheet PDF文件第5页浏览型号DG412DJ的Datasheet PDF文件第6页浏览型号DG412DJ的Datasheet PDF文件第7页浏览型号DG412DJ的Datasheet PDF文件第8页浏览型号DG412DJ的Datasheet PDF文件第9页  
DG411 , DG412 , DG413
订购信息
产品型号
DG411DJ
DG411DJZ (注)
DG411DY*
DG411DYZ * (注)
DG411DVZ * (注)
DG412DJ
DG412DJZ (注)
DG412DY*
DG412DYZ * (注)
DG412DVZ * (注)
DG413DJ
DG413DJZ (注)
DG413DY*
DG413DYZ * (注)
DG413DVZ * (注)
最热
DG411DJ
DG411DJZ
DG411DY
DG411DYZ
DG411 DVZ
DG412DJ
DG412DJZ
DG412DY
DG412DYZ
DG412 DVZ
DG413DJ
DG413DJZ
DG413DY
DG413DYZ
DG413 DVZ
TEMP 。范围(° C)
-40至+85
-40至+85
-40至+85
-40至+85
-40至+85
-40至+85
-40至+85
-40至+85
-40至+85
-40至+85
-40至+85
-40至+85
-40至+85
-40至+85
-40至+85
16 Ld的PDIP
16 Ld的PDIP ** (无铅)
16 Ld的SOIC ( 150万)
16 Ld的SOIC ( 150万) (无铅)
PKG 。 DWG 。 #
E16.3
E16.3
M16.15
M16.15
16 Ld的TSSOP ( 4.4毫米) (无铅) M16.173
16 Ld的PDIP
16 Ld的PDIP ** (无铅)
16 Ld的SOIC ( 150万)
16 Ld的SOIC ( 150万) (无铅)
E16.3
E16.3
M16.15
M16.15
16 Ld的TSSOP ( 4.4毫米) (无铅) M16.173
16 Ld的PDIP
16 Ld的PDIP ** (无铅)
16 Ld的SOIC ( 150万)
16 Ld的SOIC ( 150万) (无铅)
E16.3
E16.3
M16.15
M16.15
16 Ld的TSSOP ( 4.4毫米) (无铅) M16.173
*添加“ -T ”后缀磁带和卷轴。
**无铅PDIPs可用于仅通孔波峰焊处理。他们不打算在回流焊接加工利用
应用程序。
注: Intersil无铅加退火产品采用特殊的无铅材料制成,模塑料/晶片的附属材料和100 %雾锡
板终止完成,这是符合RoHS标准,既锡铅和无铅焊接操作兼容。 Intersil无铅产品
MSL在达到或超过IPC / JEDEC J STD- 020对无铅要求的无铅峰值回流温度。
真值表
DG411
逻辑
0
1
DG412
开关
1, 4
关闭
On
DG413
开关
2, 3
On
关闭
引脚说明
1
2
3
4
5
6
7
8
9
符号
IN
1
D
1
S
1
V-
GND
S
4
D
4
IN
4
IN
3
D
3
S
3
V
L
V+
S
2
D
2
IN
2
描述
开关1逻辑控制。
漏极(输出)端子用于开关1 。
来源(输入)端子用于开关1 。
负电源端。
接地端子(逻辑公用) 。
来源(输入)端子用于开关4 。
漏极(输出)端子用于开关4 。
用于开关4逻辑控制。
用于开关3逻辑控制。
漏极(输出)端子用于开关3 。
来源(输入)端子用于开关3 。
逻辑参考电压。
正电源端(基板) 。
来源(输入)端子用于开关2 。
漏极(输出)端子用于开关2 。
用于开关2逻辑控制。
开关开关
On
关闭
关闭
On
注:逻辑“0”的
≤0.8V.
逻辑“1”的
≥2.4V.
引脚
DG411 , DG412 , DG413
( 16 LD PDIP , SOIC , TSSOP )
顶视图
IN
1
1
D
1
2
S
1
3
V- 4
GND 5
S
4
6
D
4
7
IN
4
8
16
IN
2
15
D
2
14
S
2
13
V+
12
V
L
11
S
3
10
D
3
9
3
10
11
12
13
14
15
16
2
FN3282.13
二〇〇七年六月二十〇日