80C88
引脚说明
下面的引脚功能描述是80C88系统无论是最低或最高模式。在这些“本地总线”
的描述是直接多路复用总线接口连接到80C88 （不考虑附加总线缓冲器） 。
符号
AD7-AD0
针
数
9-16
TYPE
I / O
描述
地址数据总线：这些行构成的时分多路复用存储器/ IO地址（T1）和
数据（ T2，T3， Tw的和T4 ）总线。这些线是高电平有效和高阻抗保持到最后
在中断响应和局部总线有效电平“持有确认”或“批序”
地址总线：这些行为整个总线周期（ T1〜T4 ）提供地址位8到15 。
这些行不必由ALE锁存保持有效。 A15 - A8是高电平有效，并举行
在高阻抗的最后一个有效的逻辑电平在中断响应和局部总线“抱
承认“或”批序“ 。
地址/状态：在T1 ，这是四种最
显着的地址线为内存操作。中
I / O操作，这些线是低的。在内存和
I / O操作，状态信息可以用以下
在T2，T3， TW和T4线。 S6始终为低电平。该
的中断使能佛罗里达州股份公司位（ S5），则在所述更新后的状态
开始每个时钟周期。 S4和S3中被编码为
如图所示。
此信息表明哪个段寄存器是
目前正在使用的数据存取。
这些生产线的高阻抗保持在最后一个有效
在本地总线的逻辑电平“持有确认”或“批
序“ 。
S4
0
0
1
1
S3
0
1
0
1
特征
备用数据
堆
代码或无
数据
A15-A8
2-8, 39
O
A19/S6,
A18/S5,
A17/S4,
A16/S3
35
36
37
38
O
O
O
O
RD
32
O
读：读选通表示该处理器执行内存或I / O读周期，这取决于
决于在IO / M引脚或S2的状态。这个信号被用来读出驻留在80C88器件
局部总线。 RD是T2 ， T3 ，任何读周期繁体期间低电平有效，并保证将保持高位
在T2 ，直到80C88局部总线FL oated 。
这条线是在“保持应答”或“批序”保持在高阻抗逻辑1状态。
就绪：从地址存储器或I / O设备，它便完成了数据的确认
传输。从内存或I的信号RDY / O是由82C84A时钟发生器从同步
READY 。这个信号是高电平有效。在80C88 READY输入不同步。正确的操作
不能保证，如果不满足建立时间和保持时间。
中断请求：是电平触发输入该期间的最后一个时钟周期采样
每一个指令，以确定处理器是否应进入一个中断确认操作。
子程序是通过中断向量的查找表位于系统内存向量来。它可以是
内部屏蔽软件复位中断使能位。 INTR内部同步。这
信号为高电平有效。
测试：输入由“等待测试”指令检查。如果测试输入为低电平，执行CON-
tinues ，否则处于“空闲”状态的处理器的等待时间。此输入在内部同步
每个时钟周期在CLK的上升沿。
不可屏蔽中断：是边沿触发输入，会导致2型中断。一分
例程是通过中断向量查找表位于系统存储器中的向量对。 NMI是不是
通过软件内部屏蔽的。从低到高的过渡启动中断的结束
的当前指令。此输入在内部同步。
RESET ：情况下，处理器立即终止其目前的活动。信号必须转换
低到高，并保持高电平为至少4个时钟周期。重新启动执行，如DE-
刻划在指令集的描述，当RESET返回低电平。 RESET是内部同步的
的发布。
时钟：提供用于在处理器和总线控制器的基本时序。它是不对称的33％的
占空比以提供优化的内部时序。
V
CC
：是+ 5V电源引脚。引脚20和40之间的0.1μF电容建议DE-
耦合。
GND ：是接地引脚（包括引脚都必须连接到系统接地） 。一个0.1μF的电容BE-
吐温引脚1和20 ，建议去耦。
准备
22
I
INTR
18
I
TEST
23
I
NMI
17
I
RESET
21
I
CLK
V
CC
GND
MN / MX
19
40
1, 20
33‘
I
I
最小/最大：表示，其中该处理器是操作模式。这两种模式
在以下章节中进行讨论。
3-4
INTERSIL [ INTERSIL CORPORATION ]
