28F400BL - T B 28F004BL - T B
1 5引脚描述为X8 X16 28F400BL
符号
A
0
–A
17
A
9
TYPE
I
I
名称和功能
地址输入
内存地址地址是内部锁存
在写周期期间
地址输入
当一个
9
是在12V签名模式访问此期间
模式A
0
制造商和设备ID的解码之间当字节在
只有一个逻辑低被读出的签名的低字节DQ
15
A
b
1
是不
关心在签名模式时， BYTE低
数据输入输出
输入第二CE和WE周期阵列数据
中的程序命令的输入命令来命令用户界面
当CE和WE活跃数据在写入过程中内部锁存和
项目周期阵列输出的智能标识和状态寄存器的数据
数据引脚浮到三态时，芯片是取消或输出被禁止
DATA INPUT产出
输入第二CE和WE周期阵列数据
程序指令过程中的数据被写入，并计划在内部被锁存
周期的数据引脚浮到三态时，芯片是取消或输出
被禁止作为字节宽的模式（ BYTE
e
''0' '）在字节宽模式
DQ
15
A
b
1
成为最低阶地址上的DQ数据输出
0
？ DQ
7
芯片使能
激活该设备的控制逻辑的输入缓存器的解码器和
感测放大器CE为低电平有效CE高取消选择的存储设备和
降低功耗的待机水平。如果CE和RP高，但不
在一个CMOS高电平的待机电流会增加，由于电流流过
CE与RP输入级
RESET深度掉电
提供三态控制使器件进入
深度掉电模式下的头发从程序擦除引导块
当RP为逻辑高电平，等于4 1V以下引导块
锁定，不能进行编程和擦除
当RP
e
11 4V最小引导块被解锁并可以被编程
或擦除
当RP处于逻辑低电平引导块被锁定在深度掉电
模式被启用，并且WSM复位防止任何块被
编程或擦除，因此在电源提供数据保护
转型当RP转变，从逻辑低到逻辑高闪存
进入读阵列模式
OUTPUT ENABLE
通过数据缓冲器在一个栅极上的设备的输出
读周期OE为低电平有效
写使能
控制写入命令寄存器和阵列模块
WE为低电平有效的地址和数据被锁存在WE的上升沿
脉冲
DQ
0
-DQ
7
I O
DQ
8
-DQ
15
I O
CE
I
RP
I
OE
WE
I
I
8
INTEL [ INTEL CORPORATION ]
