DC & Switching Characteristics
Table 5–78. Maximum Output Toggle Rate on Stratix II Devices (Part 1 of 5)
Note (1)
Column I/O Pins (MHz)
Row I/O Pins (MHz) Clock Outputs (MHz)
Drive
Strength
I/O Standard
-3
-4
-5
-3
-4
-5
-3
-4
-5
3.3-V LVTTL
4 mA
8 mA
270
435
580
720
875
1,030
290
565
790
1,020
1,066
1,100
230
430
630
930
120
285
450
660
905
1,131
244
470
550
625
400
400
350
400
400
225
355
475
594
700
794
250
480
710
925
985
1,040
194
380
575
845
109
250
390
570
805
1,040
200
370
430
495
300
400
350
350
400
210
325
420
520
610
670
230
440
670
875
935
1,000
180
380
550
820
104
230
360
520
755
990
180
325
375
420
300
350
300
350
350
270
225
210
270
435
580
720
875
225
355
475
594
700
210
325
420
520
610
670
230
440
670
875
935
435
355
325
12 mA
16 mA
20 mA
24 mA
4 mA
580
475
420
-
-
-
-
-
-
-
290
565
-
-
250
480
-
-
230
440
-
1,030 794
3.3-V LVCMOS
290
565
790
250
480
710
8 mA
12 mA
16 mA
20 mA
24 mA
4 mA
-
-
-
1,020 925
1,066 985
-
-
-
-
-
-
1,100 1,040 1,000
2.5-V
LVTTL/LVCMOS
230
430
630
-
194
380
575
-
180
380
550
-
230
430
630
930
120
285
450
660
905
194
380
575
845
109
250
390
570
805
180
380
550
820
104
230
360
520
755
8 mA
12 mA
16 mA
2 mA
1.8-V
LVTTL/LVCMOS
120
285
450
660
-
109
250
390
570
-
104
230
360
520
-
4 mA
6 mA
8 mA
10 mA
12 mA
2 mA
-
-
-
1,131 1,040 990
1.5-V
LVTTL/LVCMOS
244
470
-
200
370
-
180
325
-
244
470
550
625
400
400
350
400
400
200
370
430
495
300
400
350
350
400
180
325
375
420
300
350
300
350
350
4 mA
6 mA
8 mA
-
-
-
SSTL-2 Class I
SSTL-2 Class II
8 mA
-
-
-
12 mA
16 mA
20 mA
24 mA
400
350
-
350
350
-
350
300
-
-
-
-
Altera Corporation
April 2011
5–69
Stratix II Device Handbook, Volume 1