欢迎访问ic37.com |
会员登录 免费注册
发布采购

EP2S130F1020I4N 参数 Datasheet PDF下载

EP2S130F1020I4N图片预览
型号: EP2S130F1020I4N
PDF下载: 下载PDF文件 查看货源
内容描述: [Field Programmable Gate Array, 6627 CLBs, 717MHz, 132540-Cell, CMOS, PBGA1020, 33 X 33 MM, 1 MM PITCH, LEAD FREE, FBGA-1020]
分类和应用: 时钟可编程逻辑
文件页数/大小: 248 页 / 2983 K
品牌: INTEL [ INTEL ]
 浏览型号EP2S130F1020I4N的Datasheet PDF文件第104页浏览型号EP2S130F1020I4N的Datasheet PDF文件第105页浏览型号EP2S130F1020I4N的Datasheet PDF文件第106页浏览型号EP2S130F1020I4N的Datasheet PDF文件第107页浏览型号EP2S130F1020I4N的Datasheet PDF文件第109页浏览型号EP2S130F1020I4N的Datasheet PDF文件第110页浏览型号EP2S130F1020I4N的Datasheet PDF文件第111页浏览型号EP2S130F1020I4N的Datasheet PDF文件第112页  
I/O Structure  
Table 2–17 shows the Stratix II on-chip termination support per I/O bank.  
Table 2–17. On-Chip Termination Support by I/O Banks (Part 1 of 2)  
On-Chip Termination Support  
I/O Standard Support  
Top & Bottom Banks  
Left & Right Banks  
Series termination without  
calibration  
3.3-V LVTTL  
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
v
3.3-V LVCMOS  
2.5-V LVTTL  
2.5-V LVCMOS  
1.8-V LVTTL  
1.8-V LVCMOS  
1.5-V LVTTL  
1.5-V LVCMOS  
SSTL-2 Class I and II  
SSTL-18 Class I  
SSTL-18 Class II  
1.8-V HSTL Class I  
1.8-V HSTL Class II  
1.5-V HSTL Class I  
1.2-V HSTL  
v
v
2–90  
Altera Corporation  
May 2007  
Stratix II Device Handbook, Volume 1  
 复制成功!