Pin Listing and Signal Descriptions
Figure 4-1. Pinout Diagram (Top View—Left Side)
26
25
24
23
22
21
20
19
18
17
16
15
14
AF
AE
SKTOCC# Reserved Reserved
OPTIMIZED/
BCLK1
BCLK0
VCC
VSS
VCC
VSS
VCC
VSS
VCC
VSS
AF
AE
DBR#
VSS
VCCA
VSS
VSS
Reserved
VSS
VCC
VSS
VCC
VSS
VCC
VSS
VCC
COMPAT#
AD
AC
ITP_CLK1 TESTHI12 TESTHI0
VSSA
VSS
VCCIOPLL
VCC
VSS
VSS
VCC
VCC
VSS
VSS
VCC
VCC
VSS
VSS
VCC
AD
AC
ITP_CLK0
SLP#
VSS
TESTHI4 TESTHI5
TESTHI2 TESTHI3
PWR
VSS
AB
RESET#
TESTHI7
VSS
VSS
VCC
VSS
VSS
VCC
VCC
VSS
VSS
VCC
VCC
VSS
VSS
VCC
AB
GOOD
AA
Y
VSS
D56#
D55#
VSS
D61#
VSS
D63#
D59#
VSS
VSS
D62#
VSS
GTLREF TESTHI6
AA
Y
D58#
D60#
VSS
W
V
D57#
D51#
VSS
DSTBP3# DSTBN3#
W
V
D54#
D49#
VSS
VSS
D50#
D47#
VSS
D53#
VSS
DBI3#
D52#
U
T
D48#
D44#
VSS
U
T
D45#
D42#
VSS
D46#
DSTBN2#
VSS
VSS
R
P
D43#
D41#
VSS
D40#
R
P
DBI2#
D38#
D37#
VSS
DSTBP2#
D36#
D32#
VSS
D34#
N
M
L
D39#
VSS
D33#
VSS
VSS
N
M
L
D35#
COMP0
VSS
D27#
DP3#
DP1#
VSS
D28#
DSTBN1#
VSS
D24#
K
J
DP2#
DP0#
VSS
D30#
DSTBP1#
VSS
VSS
K
J
D29#
D26#
VSS
D14#
H
G
F
D31#
DBI1#
VSS
D16#
D10#
VSS
D11#
H
G
F
D25#
D22#
VSS
D18#
D19#
VSS
VSS
D20#
D17#
VSS
DSTBP0# GTLREF
VCC
VSS
VCC
VSS
VCC
VSS
19
VSS
VCC
VSS
VCC
VSS
VCC
18
VCC
VSS
VCC
VSS
VCC
VSS
17
VSS
VCC
VSS
VCC
VSS
VCC
16
VCC
VSS
VCC
VSS
VCC
VSS
15
VSS
VCC
VSS
VCC
VSS
VCC
14
E
D21#
D15#
VSS
DSTBN0#
D5#
DBI0#
VSS
D4#
D0#
VSS
21
VCC
VSS
VCC
VSS
VCC
20
E
D
C
B
A
D23#
D12#
VSS
D13#
D7#
D
C
B
A
D8#
VSS
D9#
D6#
VSS
D1#
VSS
D3#
VSS
D2#
Reserved
22
26
25
24
23
40
Datasheet
INTEL [ INTEL ]
