PEB 2091
PEF 2091
Table of Contents
Page
4.4.2
State Machine in LT Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .146
LT Modes State Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .147
Transition Criteria in LT Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . .148
Output Signals and Indications in LT Modes . . . . . . . . . . . . . . . . . . .154
LT States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .156
State Machine in NT Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .160
NT Modes State Diagram . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .161
Transition Criteria in NT Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . .163
Output Signals and Indications in NT Modes . . . . . . . . . . . . . . . . . . .167
NT States . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .168
State Machine in Repeater Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . .173
Monitoring Transmission Quality . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .176
Block Error Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .178
NEBE Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .178
FEBE Counter . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .179
Testing Block Error Counters . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .180
Chip Internal Test Options . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .185
Self-Test . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .185
Receiver Coefficient Values . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .185
Test Loop-Backs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .186
Analog Loop-Back (No. 1/No. 3) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .187
Partial and Complete Loop-Back (No. 2) . . . . . . . . . . . . . . . . . . . . . . . .188
Complete Loop-Back . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .189
Single-Channel Loop-Backs . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .190
Repeater Loop-Back (No. 1A) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .190
Codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .191
Chip Identification . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .193
Access to Power Status Pins . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .194
Monitoring Primary and Secondary NT Power Supply . . . . . . . . . . . . .194
Monitoring Remote Power Feed Circuit in LT Modes . . . . . . . . . . . . . .194
Monitoring Power Feed Current in LT Modes . . . . . . . . . . . . . . . . . . . .194
Access to Pin DISS . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .195
Access to Power Controller Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . .196
Data Port . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .196
Interrupt . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .197
S/G Bit and BAC Bit Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .198
State Machine . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .200
Indication of S/G Bit Status on Pin SG . . . . . . . . . . . . . . . . . . . . . . . . .205
4.4.2.1
4.4.2.2
4.4.2.3
4.4.2.4
4.4.3
4.4.3.1
4.4.3.2
4.4.3.3
4.4.3.4
4.4.4
4.5
4.5.1
4.5.1.1
4.5.1.2
4.5.1.3
4.6
4.6.1
4.6.2
4.7
4.7.1
4.7.2
4.7.2.1
4.7.2.2
4.7.2.3
4.7.2.4
4.8
4.9
4.9.1
4.9.2
4.9.3
4.9.4
4.10
4.10.1
4.10.2
4.11
4.11.1
4.11.2
5
Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .206
Interrupt Structure . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .209
Monitor-Channel Interrupt Logic . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .209
Detailed Register Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .210
5.1
5.1.1
5.2
Semiconductor Group
6
Data Sheet 01.99
INFINEON [ Infineon ]
