ICS291
三重锁相环场PROG 。扩频时钟合成器
EPROM时钟合成器
外部元件
该ICS291需要外部的最小数量
组件正常工作。
该ICS291还提供了单独的输出分频值，
从2到63 ，以允许两个输出时钟银行
支持广泛的，从同一不同的频率值
PLL 。
每个输出频率可以表示为：
OutputFreq
系列终端电阻
时钟输出走线超过一英寸应该用系列
终止。以系列终止50Ω迹（常用
使用的线路阻抗） ，放置一个33Ω的电阻串联
时钟线，尽量靠近时钟输出引脚成为可能。
时钟输出的额定阻抗是20Ω
.
=
REFFREQ
⋅
M
----
-
N
输出驱动控制
该ICS291有两个输出驱动器设置。对于VDDO = VDD ，
低驱动器应选择当输出小于100
兆赫。高驱动器应选择时，输出
超过100 MHz的更大。
对于VDDO<2.8 V高驱动器应选择全输出
频率。
（请参考交流电气特性输出上升和
下降时间为每个驱动器的选项。 ）
去耦电容
对于任何高性能的混合信号IC，该ICS291
必须从系统的电源噪声隔离，以执行
最佳状态。
0.01μF的去耦电容必须连接
每个VDD与PCB地平面之间。为
最佳的设备性能，去耦电容器
应安装在PCB的元件侧。
避免去耦电路上采用过孔。
晶体负载电容
该器件晶振连接应包括垫
从X1的小电容到地，从X2到地面。
这些电容器用于调节的杂散电容
主板相匹配的要求名义上晶体负载
电容。由于负载电容只能是
在此修整过程中增加时，它保持是非常重要的
杂散电容为最小通过使用非常短的印刷电路板
痕迹（没有通孔）的晶体和器件之间。水晶
电容器必须从每一个引脚X1的连接和
X 2接地。
这些水晶瓶盖应等于的值（单位为pF ） （C
L
-6
pF的）* 2 。在这个方程，C
L
=在pF的晶体负载电容。
例如：对于具有16 pF负载电容的晶体，每
晶电容器将是20 pF的[（ 16-6 ） ×2 = 20] 。
IDT VersaClock软件
IDT应用多年的PLL优化经验为用户
接受用户的目标参考友好的软件
时钟和输出频率，并产生最低的抖动，
最低功耗的配置，只用按一个按钮。
用户并不需要有现有的PLL经验或
确定最佳VCO的频率来支持多个
输出频率。
VersaClock软件可快速访问计算VCO
频率与现有的输出分频值，并提供
一个容易理解的，条形码评级目标输出
频率。用户可以评估输出精度，
性能折衷的方案以秒为单位。
扩频调制
该ICS291利用频率调制（ FM ）来分发
能量在一定范围的频率。通过调制
输出时钟频率，该装置有效地降低
在更广泛的频率范围内的能量;因此，
降低系统的电磁干扰（EMI） 。该
调制速率是从一个过渡的时间
最小频率到最大频率，然后返回
到最小。
ICS291配置能力
该ICS291的结构允许用户容易地
将设备配置为一个宽范围的输出频率，
对于给定的输入参考频率。
倍频锁相环提供了高度的
精度。在M / N值（乘法器/除法值
可用来产生目标的VCO的频率）可以被设置
中的M = 1至1024且N = 1〜 32895的范围内。
IDT ™ / ICS ™
三重锁相环场PROG 。扩频时钟合成器3
ICS291
F版051310
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
