ICS1894-32
10BASE -T / 100BASE - TX集成了RMII接口PHYCEIVER
PHYceiver
捆包选项
针
数
14
15
11
31
32
16
17
针
名字
AMDIX/RXD3
P3/RXD2
P2/INT
P0/LED0
P1/LED1
RXTRI/RXD1
FDPX/RXD0
针
TYPE
1
IO / IPU
IO / IPD
IO / IPD
IO
IO
IO / IPD
IO / IPU
1 = AMDIX启用
0 =禁用AMDIX
引脚功能
在上电复位：在PHY地址为P [0 3 ]中设置。 P0和P1必须有外部
上拉或下拉在启动时来设置地址。
1 =接收器三态使能; 0 =接收器三态禁用
1 =全双工
0 =半双工
如果自动协商启用忽略
1 = RMII模式
0 = MII模式
1 =启用自动协商
0 =禁用自动协商
0 =节点模式
1 =中继模式
1 = 100M模式
0 = 10M模式
如果自动协商启用忽略
18
20
21
22
RMII / RXDV
ANSEL / RXCLK
NOD / RXER
SPEED / TXCLK
IO / IPD
IO / IPU
IO / IPD
IO / IPU
1.
IO / IPU =数字输入与上电复位/硬件复位时内部20K的上拉;输出引脚，否则。
2.
IO / IPD =数字输入与上电复位/硬件复位时内部20K上拉下来;输出引脚，否则。
功能说明
该ICS1894-32是以太网PHYceiver 。在数据
传输，它接受连续的半字节/二位从
MAC（媒体访问控制） ，将它们转换成一个串行比特
流，将它们编码，然后将它们在介质发送
通过外部隔离变压器。当接收
数据时， ICS1894-32转换和解码串行比特
流（从一个隔离变压器取得的该
接口与介质）插入的顺序的半字节/二位。它
随后介绍了这些半字节/二位到MAC
界面。
该ICS1894-32实现了OSI模型的物理
层，包括以下的，由ISO / IEC的定义
8802-3标准：
•
物理介质相关子层（ PMD ）
•
自动协商子层
该ICS1894-32是透明的OSI的下一层
模型中，链路层。链路层具有两个子层：
逻辑链路控制子层和MAC子层。该
ICS1894-32可以直接通过MII / RMII的MAC接口
接口信号。
该ICS1894-32将来自收购诬陷其包
MAC接口和接收的数据包封装
另一个PHY ，其翻译和介绍到它的MAC
界面。
注意：
具体根据ISO / IEC标准，则
ICS1894-32不影响，也不是
受的，底层结构
MAC帧是传送。
•
物理编码子层（ PCS ）
•
物理介质附加子层（ PMA ）
IDT®
10BASE -T / 100BASE - TX集成了RMII接口PHYCEIVER
5
ICS1894-32
版本G 020509
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
