ICS1894-40
10BASE -T / 100BASE - TX集成了RMII接口PHYCEIVER
PHYceiver
引脚说明
针
数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
针
名字
AMDIX
TP_AP
TP_AN
VSS
VDD
TP_BN
TP_BP
VDD
TCSR
VSS
RESET_N
P2/INT
MDIO
MDC
VDDIO
HWSW /
CRS
Regpin /
COL
AMDIX/RXD3
P3/RXD2
RXTRI /
RXD1
SI/LED4
FDPX /
RXD0
RMII / RXDV
速度
TXER
ANSEL /
RXCLK9
NOD /
RXER
针
TYPE
IN / IPU
AIO
AIO
动力
AIO
AIO
动力
AIO
输入
IO / IPD
IO
输入
动力
IO / IPD
IO / IPD
IO / IPU
IO / IPD
IO / IPD
IO / IPD
IO / IPU
IO / IPD
各国议会联盟
IN
IO / IPU
IO / IPD
AMDIX启用
引脚说明
双绞线端口A（用于发送或接收）的积极信号
双绞线端口A（用于发送或接收），负信号
3.3V电源
双绞线端口B（用于发送或接收），负信号
双绞线端口B（用于发送或接收）的积极信号
3.3V电源
发射电流的偏置销，通过两个电阻连接到Vdd和地。
硬件复位整个芯片（低电平有效）
PHY地址位2为输入（在上电复位和硬件复位）
作为输出中断输出（默认活性低，可被编程为高电平有效）
管理数据输入/输出
管理数据时钟
3.3 V IO电源。
对于PHY高速硬件/软件控制输入（在上电复位和
硬件复位）和CRS输出MII模式。
全寄存器访问允许输入（上电复位和硬件复位期间）和
在MII模式COL输出
AMDIX硬件使能输入（上电复位和硬件复位时）
接收数据位3在MII模式输出
PHY地址位3输入（在上电复位和硬件复位）
接收数据位2在MII模式输出
RX隔离使能（上电复位和硬件复位时）
接收到的数据位1在两个RMII和MII模式输出
MII / SI模式选择输入（上电复位和硬件复位期间）和
LED＃ 4作为输出
全双工使能（上电复位和硬件复位时）
接收到的数据位0在两个RMII和MII模式输出。
RMII / MII选择输入（上电复位和硬件复位时）
在RMII模式输出接收MII模式和CRS_DV数据有效
10 / 100M输入选择。 1 = 100M模式，0 = 10M模式。
TXER输入
自动协商使能（上电复位和硬件复位时）
接收时钟在MII模式输出
节点/中继器选择（上电复位和硬件复位时）
收到错误在MII模式输出
地面接地。
地面接地。
IDT®
10BASE -T / 100BASE - TX集成了RMII接口PHYCEIVER
3
ICS1894-40
版本G 060110
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
