ICS1894-40
10BASE -T / 100BASE - TX集成了RMII接口PHYCEIVER
PHYceiver
捆包选项
针
数
1
16
17
18
38
19
12
40
39
21
20
22
针
名字
AMDIX
HWSW / CRS
REGPIN / COL
AMDIX/RXD2
P4/LED2
P3/RXD2
P2/INT
P1/LED1
P0/LED0
SI/LED4
RXTRI/RXD1
FDPX/RXD0
针
TYPE
1
IN / IPU
IO / IPD
IO / IPD
IO / IPU
IO / IPU
IO / IPD
IO / IPD
IO /
IO /
IO / IPD
IO / IPD
IO / IPU
1 = AMDIX启用
0 =禁用AMDIX
引脚功能
硬件引脚选择启用。上电和硬件复位期间活跃。
全寄存器访问启用。上电和硬件复位期间活跃。
1 = AMDIX启用
0 =禁用AMDIX
在上电复位：在PHY地址为P [0 4]设置的。 P0和P1必须有外部
上拉或下拉在启动时来设置地址。
MII / SI模式选择。
上电和硬件复位期间活跃。
1 = RX三态的MII / RMII接口
0 = RX输出使能
1 =全双工
0 =半双工
如果自动协商启用忽略
[ 1X ] = RMII模式
[01 ] = SI模式（串行接口模式）
[ 00 ] = MII模式
1 = 100M模式
0 = 10M模式
1 =启用自动协商
0 =禁用自动协商
0 =节点模式
1 =中继模式
1 = 100M模式
0 = 10M模式
如果自动协商启用忽略
LED3输出
23
RMII / RXDV
IO / IPD
24
26
27
28
速度
ANSEL / RXCLK
NOD / RXER
SPEED / TXCLK
IO / IPU
IO / IPU
IO / IPD
IO / IPU
32
LED3
IO / IPU
1.
各国议会联盟/ O =输入，在上电期间内部上拉/复位;输出引脚，否则。
IPD / O =输入，上电时的内部下拉/复位;输出引脚，否则。
功能说明
该ICS1894-32是个流处理器。在数据
传输时，它接受来自其MAC连续四位字节
（媒体访问控制）将它们转换成一个串行比特
流，将它们编码，然后将它们在介质发送
通过外部隔离变压器。当接收
数据时， ICS1894-32转换和解码串行比特
流（从一个隔离变压器取得的该
接口与介质）插入的顺序的半字节。它
随后介绍了这些啃到它的MAC接口。
该ICS1894-32实现了OSI模型的物理
层，包括以下的，由ISO / IEC的定义
8802-3标准：
•
物理编码子层（ PCS ）
IDT ™ / ICS ™
10BASE -T / 100BASE - TX集成PHYCEIVER与RMII接口5
ICS1894-40
REV C 092909
IDT [ INTEGRATED DEVICE TECHNOLOGY ]
