ICSSSTV16857C
概述
14位ICSSSTV16857C是一种通用的总线驱动器，设计用于2.3V至2.7VV
DD
操作和SSTL_2 I / O电平，
除了LVCMOS RESET＃输入。
从D个数据流，以Q由差分时钟（CLK / CLK ＃）和一个控制信号（ RESET＃ ）来控制。正边缘
的CLK被用于触发所述数据流和CLK ＃是用来维持足够的噪声容限，其中如RESET＃ ，一个
LVCMOS的异步信号，旨在用于在仅通电的时间。 ICSSSTV16857C支持低功耗
待机操作。的逻辑电平在复位＃ “低”可以保证所有的内部寄存器和输出（Q ）被复位到逻辑
“低”状态，所有输入接收器，数据（D）和时钟（CLK / CLK ＃ ）被关闭。请注意， RESET ＃必须始终
与LVCMOS电平在一个有效的逻辑状态支持，因为VREF可能不会在上电期间保持稳定。
为了确保输出处于定义的逻辑状态稳定的时钟已经提供之前， RESET ＃必须在逻辑举行
在上电期间“低”的水平。
在DDR DIMM的应用，RESET ＃被指定为完全异步相对于CLK和CLK ＃ 。
因此，没有时序关系，可以在两个信号之间得到保证。当进入低功耗待机状态，
该寄存器将被清除，输出将被驱动为逻辑“低”级别相对快速的时间来禁用
差分输入接收器。这确保在输出无毛刺。然而，走出低功耗的时候
待机状态时，寄存器将很快成为活性相对于该时间，以使差分输入接收器。当
数据输入是一个逻辑电平“低” ，并在的RESET ＃ “低” - 到 - “高”转变，直到时钟稳定
输入接收器完全启用，该设计确保了输出将保持在逻辑“低”电平。
引脚配置
引脚数
24, 23, 20, 19, 18,
15, 14, 11, 10, 7,
6, 5, 2, 1
3, 8, 13, 22,
27, 36, 46
4, 9, 12, 16, 21
25, 26, 29, 30, 31,
32, 33, 40, 41, 42,
43, 44, 47, 48
38
39
28, 37, 45
34
35
引脚名称
Q (14:1)
GND
VDDQ
D (14:1)
CLK
CLK ＃
VDD
RESET＃
VREF
TYPE
产量
PWR
PWR
输入
输入
输入
PWR
输入
输入
数据输出
地
输出电源电压
数据输入
正面的时钟输入
负时钟输入
核心供电电压
RESET （低电平有效）
输入参考电压
描述
0002F—10/25/02
2
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
