ICS1523
概观
该ICS1523针对严格的图形系统线路锁定
和同步锁定的应用程序，并提供时钟信号
通过高性能视频模拟 - 数字变流所需
ERS 。包括的是一个锁相环（PLL），一个500 -MHz的
电压控制振荡器（VCO ） ，一个动态相位调整到
提供一个用户编程的像素时钟的延迟，所述用于
多路分解复用ADC和两个平衡编程
梅布尔（ PECL ）和单端（ SSTL_3 ）高速时钟
输出。
锁相环
该锁相环是用于行锁定的应用优化
系统蒸发散，对于其中输入是水平同步信号。一
高性能施密特触发器先决条件HSYNC
输入，它的脉冲可以被降解，如果它们是从一个远程
源。这个预处理的HSYNC信号被提供作为
干净的参考信号具有短过渡时间。 （相反，
一个典型的PC图形卡提供的信号有一个跃迁
几十纳秒化时间。 ）
第二高频输入如一个晶体振荡器和
一个7位可编程分频器可以被选择。本次评选AL-
低点的循环从本地源工作也是有用的
评估固有抖动。
一个12位可编程反馈分频器完成循环。
设计者可替代外部分压器。
无论是空调的HSYNC输入或输出回路（恢
ERED HSYNC ）可在FUNC键销，对齐边
像素时钟的。
自动上电复位检测
该ICS1523具有自动上电复位检测电路
并自行复位当电源电压低于阈值
值。需要一个复位信号无需外部连接。
动态相位调整？
动态相位调整？让另外一台可编程的
可燃延迟到像素时钟输出，相对于所述回收
水平同步信号。添加延迟的能力是特别有用的
当多个视频源必须同步。的延时
到一个像素时钟周期是可选择在下面
增量：
?? 1/64期为像素时钟速率为40MHz的
?? 1/32期为像素时钟速率为80 MHz的
?? 1/16期为像素时钟速率为160 MHz的
输出驱动器和逻辑输入
该ICS1523采用低电压TTL （ LVTTL ）输入，以及
作为SSTL_3 （EIA / JESD8-8 ）和低电压PECL （伪
ECL ）输出，在3.3V电源电压下工作。该LVTTL
输入为5 V容限。该SSTL_3和差分PECL输出
把驱动程序驱动电阻端接或传输线。
在较低的时钟频率， SSTL_3输出可运行
ated终结处理。
I
2
C总线？串行接口
该ICS1523利用工业标准I
2
C总线
串行接
terface 。该接口使用12个寄存器：一个是只写， 8
读/写，以及三个只读。两个ICS1523设备可以是
处理，根据我的状态
2
CADR引脚。当
该引脚为低电平时，读出地址是4DH ，和写地址是
4通道。当该引脚为高电平时，读出地址是4FH ，并且
写地址是4EH 。在我
2
C总线串行接口，可以在EI-运行
疗法低速（100千赫兹）或高速（400千赫兹），并提供
5V容限输入。
3
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
