IC61LV6432
64K ×32同步
管道静态RAM
特点
•内部自定时写周期
•单个字节写入控制和全局写
•时钟控制，注册地址，数据和
控制
•奔腾™或线性突发序列控制使用
MODE INPUT
•三个芯片使简单的深度扩张
和地址流水线
•常见的数据输入和数据输出
•通过ZZ输入断电控制
• JEDEC 100引脚LQFP和PQFP封装
• 3.3V V
CC
和2.5V V
CCQ
用于I / O的
•两个时钟使能和一个时钟禁用
消除多个银行总线争
•在上电时控制引脚模式：
- 模式的交错突发模式
- ZZ在正常操作模式
这些控制引脚可以连接到GNDQ
或VCCQ改变他们的电状态
•工业应用温度
描述
该
ICSI
IC61LV6432是一种高速，低功耗的同步
静态RAM设计为提供一个可破裂的，高性能的，
奔腾™ ， 680X0 ™和PowerPC ™二级缓存
微处理器。它是作为65,536字32位，
与制造
ICSI
先进的CMOS技术。该
器件集成了2位串计数器，高速SRAM
芯和高驱动能力输出到单个单片
电路。所有同步输入通过寄存器
由一个正边沿触发的单时钟输入来控制。
写周期是内部自定时的，由发起
时钟输入的上升沿。写周期可以是从一个
到4个字节宽，由写控制输入控制。
单独的字节使能允许写入单个字节。
BW1
控制DQ1 - DQ8 ，
BW2
控制DQ9 - DQ16 ，
BW3
控制DQ17 - DQ24 ，
BW4
控制DQ25 - DQ32 ，
通过调节
BWE
为低。一个低电平
GW
输入会
导致所有字节写入。
连发可以启动或者
ADSP
（地址状态
处理器）或
ADSC
（地址状态缓存控制器）
输入引脚。可生成后续的脉冲串地址
内部由IC61LV6432和由受控
ADV
（突发地址提前）输入引脚。
异步信号包括输出使能（OE ），睡眠
模式输入（ZZ ） ，时钟（CLK）和突发模式输入（模式） 。
对ZZ引脚的高输入放SRAM在上电
关闭状态。当ZZ被拉低（或无连接） ，则
SRAM后正常的唤醒三个周期操作
期。低投入，即， GND
Q
，在MODE引脚选择
线性突发。 A V
CCQ
（或无连接）上的MODE引脚选择
交错突发。
快速访问时间
符号
t
KQ
t
KC
—
参数
CLK访问时间
周期
频率
-166
5
6
166
-133
5
7.5
133
-117
5
8.5
117
-5
5
10
100
-6
6
12
83
-7
7
13
75
-8
8
15
66
单位
ns
ns
兆赫
注意：
1. ADVANCE仅供参考。
ICSI保留随时更改其产品在任何时候，恕不另行通知，以改进设计和提供最好的产品的权利。我们对任何错误概不负责
它可能出现在本出版物中。 ©版权所有2000年，集成电路解决方案公司
2
集成电路解决方案公司
SSR005-0A
002/02/2004
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
