AV9173-01
使用AV9173-01
大多数视频源，例如视频摄像机，是
异步的，自由运行的设备。数字化视频或
一个视频源同步到另一自由运行
参考视频源，视频“同步锁相” （发电机锁）
电路是必需的。该
AV9173-01
集成了模拟
块，使任务更容易。
在完整的视频同步锁相电路，初级的功能
该
AV9173-01
是提供所需的模拟电路
产生内锁相环（PLL）的视频点时钟。此应用程序是
图1所示为这样的输入参考信号
电路是水平同步式（h-同步）信号。如果一个
正在使用的复合视频的参考源，对h -同步
脉冲必须从复合信号中分离出来。视频
同步分离电路，如美国国家半导体
LM1881 ，可用于这一目的。
在图1所示的时钟反馈分频器是一个数字
在PLL内使用分频器乘以基准
频率。它的分频比建立多少个视频点
时钟周期出现每股H同步脉冲。例如，如果880像素
时钟是每水平同步脉冲所需的，则分频比被设置
到880。因此，共同的H同步频率和外部
分频比建立的像点时钟频率：
AC规格（ VCO频率） ，输入低至
12kHz的（如NTSC或PAL水平同步）都可以使用。
输出钩取的
AV9173-01
由决定的
期望的像点时钟频率。首要考虑的是
内部VCO其工作在一个频率范围内
10兆赫到75兆赫。由于可选择的VCO输出
分频器和输出CLK2 ，四个额外的除法
不同的输出频率范围可以达到。该
下面的表列出了在这些范围和相应的
设备的配置。
FS0国家
0
0
1
1
用于输出
CLK1
CLK2
CLK1
CLK2
频带
10 - 75 MHz的
5 - 37.5兆赫
2.5 - 18.75 MHz的
1.25 - 9.375兆赫
请注意，两个输出， CLK1和CLK2 ，可在
操作，即使只有一个经由外部反馈
时钟分频器。
引脚5 ， OE ，在逻辑低两个三态CLK1和CLK2
输入。此功能可用于恢复点时钟控制到
系统时钟，当不处于同步锁定模式（因此，当在
同步锁相模式下，系统点时钟必须三态） 。
当未使用，输入FS0和OE必须连接到GND
（逻辑低电平）或VDD （高电平） 。
对于VCO / PLL操作的进一步讨论，因为它适用于
该
AV9173-01,
请参阅AV9170应用笔记。
该AV9170是固定的反馈分频器的类似装置
歪斜控制应用。
f
OUT
=
f
IN
• N，其中N是外部的分频比
两
AV9173-01
输入引脚和FBIN只响应
负向输入信号的时钟边沿。的H同步
信号必须在25 kHz的恒定频率为1兆赫
为创造一个稳定的范围内，稳定（低时钟抖动）
输出时钟。
请参阅应用简介（ AB01 ）关于其他详细信息
使用输入频率低于25kHz的。通过以下的
在这个简短的指南，并满足在测试条件
图1 ： AV9173-01的视频同步锁相系统的典型应用
3
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
