AV9172
引脚配置
功能表AV9172-01
CLKIN的输入频率范围为10〜 50兆赫。
EN2
0
0
1
1
INV ＃
0
1
0
1
Q0
1X
1X
1X
1X
Q1
1X#
1X
1X#
1X
Q2
2X
2X
2X
2X
Q3
2X
2X
2X
2X
Q4
2X
2X
∅
1
∅
1
Q5
2X
2X
∅
2
∅
2
16引脚SOIC封装或16引脚PDIP
注意事项：
1. 1X指定输出是CLKIN的翻版。
2. 2X将指定的输出是频率的两倍
CLKIN和同相的。
3. 1X ＃意味着输出是在相同的频率和
180 ℃下的相位（反相）从CLKIN 。
4. Ø1会产生CLKIN的1/4占空比的时钟。
5. Ø2会产生1/4占空比的时钟延迟180°，从
CLKIN 。
引脚说明的AV9172-01
引脚数
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
引脚名称
GND
GND
INV ＃
EN
FBIN
CLKIN
VDD
VDD
GND
Q0
Q1
Q2
Q3
Q4
Q5
VDD
TYPE
-
-
输入
输入
输入
输入
-
-
-
产量
产量
产量
产量
产量
产量
-
描述
地面上。
地面上。
INV ＃ Q1后翻转时低。 （ -01 [除数选择-03 ， -07 ] ）
EN转换Q4和Q5高时，相位时钟。
反馈输入与输出Q0 。
输入参考时钟。
电源（+ 5V） 。
电源（+ 5V） 。
地面上。
Q0的相位和频率相同的输入（ 1X ） 。反馈到引脚5 。
Q1
Q2
Q3
Q4
Q5
是同相的1倍时钟或180°的相位与输入。
Q0的频率的两倍（2×） 。
Q0的频率的两倍（2×） 。
或者是一个2X时钟或一个两相的时钟 - 见配置表。
或者是一个2X时钟或一个两相的时钟 - 见配置表。
电源（+ 5V） 。
2
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
