集成
电路
系统公司
ICS83056I
6:1, S
炉火
-E
NDED
M
ULTIPLEXER
T
ABLE
1. P
IN
D
ESCRIPTIONS
数
1
2, 4
6, 8,
9, 11,
13, 15
3
5
7, 10,
14
12
16
名字
Q
nc
CLK5 , CLK4 ,
CLK3 , CLK2 ,
CLK0,CLK1
OE
GND
SEL2 , SEL1 ,
SEL0
V
DD
V
DDO
TYPE
产量
未使用
输入
输入
动力
输入
动力
动力
描述
单端时钟输出。 LVCMOS / LVTTL接口电平。
无连接。
下拉单端时钟输入。 LVCMOS / LVTTL接口电平。
输出使能。低电平时,输出为高阻态。
高电平时,输出有效。 LVCMOS / LVTTL接口电平。
电源接地。
时钟选择输入。请参阅控制输入功能表。
下拉
LVCMOS / LVTTL接口电平。
核心和输入电源引脚。
上拉
输出电源引脚。
注意:
上拉
和
下拉
是指内部输入电阻。见表2 ,引脚特性,为典型值。
T
ABLE
2. P
IN
C
极特
符号
C
IN
R
上拉
R
下拉
C
PD
参数
输入电容
输入上拉电阻
输入下拉电阻
功率耗散电容
(每路输出)
V
DDO
= 3.465V
V
DDO
= 2.625V
V
DDO
= 1.89V
V
DDO
= 3.465V
R
OUT
输出阻抗
V
DDO
= 2.625V
V
DDO
= 1.89V
测试条件
最低
典型
4
51
51
18
20
30
7
7
10
最大
单位
pF
kΩ
kΩ
pF
pF
pF
Ω
Ω
Ω
T
ABLE
3. C
ONTROL
I
NPUT
F
油膏
T
ABLE
SEL2
0
0
0
0
1
1
1
1
控制输入
SEL1
0
0
1
1
0
0
1
1
SEL0
0
1
0
1
0
1
0
1
输入选择,以Q
CLK0
CLK1
CLK2
CLK3
CLK4
CLK5
低
低
83056AGI
www.icst.com/products/hiperclocks.html
2
REV 。一2006年1月18日