集成
电路
系统公司
ICS85301
2:1
D
。微分
-
TO
-LVPECL M
ULTIPLEXER
gested这里仅仅是示例。如果驾驶员是从另一
供应商，使用他们的终端建议。请CON组
SULT与驱动部件的供应商以确认
驱动程序终止要求。
LVPECL ç
LOCK
I
NPUT
I
覆盖整个院落
在PCLK / nPCLK接受LVPECL ， CML ， SSTL等
差分信号。双方V
摇摆
和V
OH
必须满足V
PP
和V
CMR
输入要求。
图2A至2F
显示接口
为HiPerClockS PCLK / nPCLK输入的人脸的例子驱动
通过最普通的驱动类型。输入接口伊赛格
3.3V
3.3V
3.3V
R1
50
CML
ZO = 50欧姆
PCLK
ZO = 50欧姆
NPCLK
HiPerClockS
PCLK / nPCLK
R2
50
3.3V
ZO = 50欧姆
3.3V
R1
100
ZO = 50欧姆
PCLK
NPCLK
HiPerClockS
PCLK / nPCLK
CML内置上拉
F
IGURE
2A 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
O
笔
C
OLLECTOR
CML ð
河
F
IGURE
2B 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
B
UILT
-I
N
P
ULLUP
CML ð
河
3.3V
3.3V
3.3V
R3
125
ZO = 50欧姆
PCLK
ZO = 50欧姆
NPCLK
LVPECL
R1
84
R2
84
HiPerClockS
输入
R5
100 - 200
R6
100 - 200
R1
50
R2
50
ZO = 50欧姆
C2
3.3V
3.3V
3.3V LVPECL
ZO = 50欧姆
C1
PCLK
VBB
NPCLK
PC L·K / N PC LK
R4
125
F
IGURE
2C 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVPECL ð
河
F
IGURE
2D 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVPECL ð
河流
AC - C
OUPLE
2.5V
3.3V
2.5V
R3
120
SSTL
ZO = 60欧姆
PCLK
ZO = 60欧姆
NPCLK
HiPerClockS
PCLK / nPCLK
R4
120
3.3V
3.3V
ZO = 50欧姆
LVDS
R5
100
ZO = 50欧姆
R1
1K
R2
1K
C1
PCLK
C2
VBB
NPCLK
PC L·K / N PC L·K
R1
120
R2
120
F
IGURE
2E 。 ħ
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
SSTL ð
河
F
IGURE
2F.
H
I
P
ER
C
LOCK
S PCLK / nPCLK我
NPUT
D
四分五裂
通过
3.3V LVDS ð
河
85301AK
www.icst.com/products/hiperclocks.html
9
REV 。一2006年1月16日
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
