初步
集成
电路
系统公司
ICS843021I-01
F
EMTO
C
锁
™ C
RYSTAL
-
TO
-3.3V, 2.5V
125MH
Z
LVPECL ç
LOCK
G
enerator
A
PPLICATION
I
载文信息
C
RYSTAL
I
NPUT
I
覆盖整个院落
该ICS843021I -01的特点与18pF之平行
谐振晶体。的电容值，C1和C2 ，如图
图1
下面用一个25MHz的决定， 18pF之并行
谐振晶体，并以最小化ppm误差。
最佳C1和C2的值可以稍微调整
不同的电路板布局。
XTAL_OUT
C1
27p
X1
18pF之并行水晶
XTAL_IN
C2
27p
图1. ç
RYSTAL
I
NPU
T I
覆盖整个院落
T
发芽FOR
3.3V LVPECL Ø
安输出
下面示出的时钟布局拓扑结构是一个典型的终止
对于LVPECL输出。提到的两个不同的布局是
建议仅作为指导。
FOUT和nFOUT低阻抗跟随输出，
产生ECL / LVPECL兼容的输出。因此，端端接
荷兰国际集团电阻器（直流电流路径接地）或电流源
必须用于功能性。这些输出被设计成
驱动50Ω传输线。匹配阻抗技术
应使用以最大化操作次数最小化
信号失真。
图2A和2B
显示两个不同的布局
这些建议仅作为指导。其它合适的时钟
布局可能存在，它会建议董事会
设计师模拟，以保证兼容所有印刷
电路和时钟组件的工艺变化。
3.3V
Z
o
= 50Ω
FOUT
鳍
125Ω
Z
o
= 50Ω
FOUT
125Ω
Z
o
= 50Ω
50Ω
1
Z
((V
OH
+ V
OL
) / (V
CC
– 2)) – 2
o
50Ω
V
CC
- 2V
RTT
鳍
Z
o
= 50Ω
84Ω
84Ω
RTT =
F
IGURE
2A 。 LVPECL Ø
安输出
T
发芽
843021AGI-01
F
IGURE
2B 。 LVPECL Ø
安输出
T
发芽
REV 。一个二○○四年十一月三十〇日
www.icst.com/products/hiperclocks.html
7
ICS [ INTEGRATED CIRCUIT SYSTEMS ]
