DDR终端稳压器
描述
TJ2995
该TJ2995是一个线性总线终端稳压器设计，以满足SSTL- 2的JEDEC的要求
和SSTL - 3 。该TJ2995可以吸收和源电流在输出V
TT
，调节
电压等于V
DDQ
/ 2.缓冲基准电压还跟踪V
DDQ
/ 2是在V产生
REF
引脚提供一个全球性的参考DDR- SDRAM和北桥芯片。 V
TT
被设计成
跟踪V
REF
电压与一紧密的公差，在整个电流范围内，同时防止拍摄通过
上的输出级。
系列存根端接逻辑（ SSTL ）的建立是为了提高数据传输的信号的完整性
横跨存储器总线。此终止方案是必不可少防止信号反射的数据错误
而在传输与DDR内存时遇到的高频率。终止的最常见的形式
二是单级并行端接。这包括使用从芯片组到一个RS串联电阻
存储器和一个RT端接电阻器。这种实现可以在下面在图1中可以看出。
图1. SSTL-终止计划
引脚说明
AV
IN
和PV
IN
AV
IN
和PV
IN
是输入电源引脚为TJ2995 。 AV
IN
用于提供所有的内部控制
电路的两个运算放大器和V的输出级
REF
。 PV
IN
是专门用于提供轨道
电压为电源的运算放大器的输出级用于创建V
TT
。对于SSTL - 2
应用AV
IN
和PV
IN
引脚应直接连接，并绑定到2.5V电源优化
性能。这消除了对单独绕过两个电源脚。
V
DDQ
V
DDQ
在输入用于创建内部参考电压，用于调节V
TT
。参考
电压由两个内部50㏀电阻的电阻分压器产生。这保证了V
TT
将
轨道V
DDQ
/ 2精确。 V的最佳实施
DDQ
是作为远程感。这可以是
通过连接V实现
DDQ
直接到2.5V轨的DIMM ，而不是AV
IN
和PV
IN
。这保证
该基准电压跟踪DDR存储器轨道精确而不偏离大的电压下降
电源线。对于SSTL - 2应用V
DDQ
将是一个2.5V的信号，这将创建一个1.25V
在V终止电压
TT
（对于V的精确值，请参阅电气特性表
TT
过度
温度）。
2009年10月 - 修订版1.1
5/9
HTC
HTC [ HTC KOREA TAEJIN TECHNOLOGY CO. ]
