HI-3584A
AC电气特性
VDD = 3.3V ， GND = 0V ， TA =歌剧院。温度。范围和FCLK = 1MHz的+ 0.1 ％与60/40的占空比
参数
控制字时序
脉冲宽度 - CWSTR
设置 - 数据总线有效到CWSTR高
持有 - CWSTR HIGH到数据总线高阻
接收FIFO和标签读时序
延迟 - 启动ARINC第32位到D / R低：高速
低速
延迟 - D / R低到EN LOW
延迟 - EN HIGH到D / R高
设置 - SEL为EN LOW
保持 - SEL为EN HIGH
延迟 - EN低到数据总线有效
延迟 - EN HIGH到数据总线高阻
脉冲宽度 - EN1或EN2
间距 - EN HIGH到明年EN LOW （同ARINC字）
间距-EN HIGH到明年EN LOW （下一页ARINC字）
从第二EN高电平脉冲CLK高分离（ SEL为高）
发送器FIFO和标签写时序
脉冲宽度 - PL1和PL2
设置 - 数据总线有效到PL HIGH
持有 - PL HIGH到数据总线高阻
间距 - PL1和PL2
间距 - PL1上升到PL2上涨
标签写入脉冲之间的间隔
延迟 - PL2高到TX / R低
发送时序
间距 - PL2高到ENTX高
延迟 - 第32 ARINC位为TX / R高
间距 - TX / R高到ENTX低
延迟 - ENTX高到429DO或429DO ：高速
延迟 - ENTX高到429DO或429DO ：低速
中继器操作时序图
延迟 - EN低到PL低
持有 - PL HIGH到EN HIGH
延迟 - TX / R低到高ENTX
主复位脉冲宽度
ARINC数据速率和时序位
符号
范围
民
典型值
最大
单位
t
CWSTR
t
CWSET
t
CWHLD
25
25
5
ns
ns
ns
t
D / R
t
D / R
t
D / REN
t
END / R
t
SELEN
t
ENSEL
t
ENDATA
t
DATAEN
t
EN
t
恩恩
t
读进来
t
CLKEN
50
70
70
25
0
16
128
25
0
10
50
20
µs
µs
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
PL
t
DWSET
t
DWHLD
t
PL12
t
PLCYC
t
LABEL
t
TX / R
30
30
10
40
t
CLK
-10
40
30
ns
ns
ns
ns
ns
ns
ns
t
PL2EN
t
DTX / R
t
ENTX / R
t
ENDAT
t
ENDAT
0
50
0
25
200
µs
ns
ns
µs
µs
t
ENPL
t
PLEN
t
TX / REN
t
MR
0
0
0
175
± 1%
ns
ns
ns
ns
HOLT集成电路
12
HOLTIC [ HOLT INTEGRATED CIRCUITS ]
