HI-15530
编码器操作
编码器需要具有的频率的单个时钟
适用于发送时钟输入两次所需的速率。
被设置在芯片的辅助除以6计数器，它
可以使用通过分割，以产生所述发送时钟
该编码器时钟。
编码器的周期开始时，编码器使能信号是
的编码器移位时钟的下降沿期间为高电平（ 1） 。
这个周期持续一个字的长度或20编码器
移位时钟周期。在接下来的由低到高的转变
该编码器的移位时钟，高点同步选择
输入驱动命令同步或过低都会产生
该单词数据同步（ 2）。当编码器准备
接收数据，发送数据的输出会高，
保持高16编码器的移位时钟周期
（3） 。在这16周期的数据应该是
移入串行数据输入与每一个从低到高
该编码器的移位时钟跳变（ 3 ） - （ 4 ） 。后
同步和曼彻斯特II编码的数据被发送
通过双极ONE和双极性零输出，
编码器增加了一个额外的位，该位是奇偶校验
该字（5） 。如果编码器使能信号保持高电平continu-
ously ，连续的话会没有编码
帧间间隔。编码器使能信号必须为低电平的时间
（5）如图所示，以防止连续的字从被
编码。在任何时候一个低的输出禁止输入
将迫使这两个双极性输出为高电平状态，但不会
影响任何其他方式的编码器。
要中止编码器传送一个正脉冲必须
在主复位应用。以后任何时候或在此
脉冲，由低到高的转变上发送时钟清除
内部计数器并初始化编码器新
字。
主复位
产量
抑制
发送CLK IN
÷
6 OUT
双极
ONE OUT
÷2
÷6
性格
前
双极
ZERO OUT
编码器CLK
位
计数器
串行
数据
IN
编码器
启用
SYNC
SELECT
发送
数据
编码器
移
CLK
定时
0
1
2
3
4
5
6
7
15
16
17
18
19
发送CLK
编码器
SHIFT CLK
编码器
启用
不在乎
同步选择
有效
不在乎
发送数据
串行
DATA IN
双极
ONE OUT
BIPLOAR
ZERO OUT
(1) (2)
15
14
13
12
11
10
3
2
1
0
SYNC
SYNC
15
14
13
12
11
3
2
1
0
P
SYNC
SYNC
15
14
13
12
11
3
2
1
0
P
(3)
(4) (5)
HOLT集成电路
3
HOLTIC [ HOLT INTEGRATED CIRCUITS ]
