欢迎访问ic37.com |
会员登录 免费注册
发布采购

HT46C65(52QFP-A) 参数 Datasheet PDF下载

HT46C65(52QFP-A)图片预览
型号: HT46C65(52QFP-A)
PDF下载: 下载PDF文件 查看货源
内容描述: [Microcontroller, 8-Bit, MROM, 8MHz, CMOS, PQFP52]
分类和应用: 微控制器
文件页数/大小: 48 页 / 412 K
品牌: HOLTEK [ HOLTEK SEMICONDUCTOR INC ]
 浏览型号HT46C65(52QFP-A)的Datasheet PDF文件第2页浏览型号HT46C65(52QFP-A)的Datasheet PDF文件第3页浏览型号HT46C65(52QFP-A)的Datasheet PDF文件第4页浏览型号HT46C65(52QFP-A)的Datasheet PDF文件第5页浏览型号HT46C65(52QFP-A)的Datasheet PDF文件第7页浏览型号HT46C65(52QFP-A)的Datasheet PDF文件第8页浏览型号HT46C65(52QFP-A)的Datasheet PDF文件第9页浏览型号HT46C65(52QFP-A)的Datasheet PDF文件第10页  
HT46R65/HT46C65  
Test Conditions  
Conditions  
Symbol  
Parameter  
Min.  
Typ.  
Max.  
Unit  
VDD  
3V  
5V  
3V  
5V  
3V  
5V  
¾
210  
350  
-80  
-180  
20  
420  
700  
-160  
-360  
60  
¾
¾
mA  
mA  
mA  
mA  
kW  
kW  
V
LCD Common and Segment  
Current  
IOL2  
V
OL=0.1VDD  
OH=0.9VDD  
¾
LCD Common and Segment  
Current  
IOH2  
V
¾
100  
50  
¾
¾
¾
Pull-high Resistance of I/O Ports  
and INT0, INT1  
RPH  
10  
30  
VAD  
EAD  
VDD  
A/D Input Voltage  
0
¾
A/D Conversion Integral  
Nonlinearity Error  
LSB  
¾
¾
¾
¾
±0.5  
±1  
3V  
5V  
0.5  
1.5  
1
3
mA  
mA  
¾
¾
Additional Power Consumption  
if A/D Converter is Used  
IADC  
Note:  
²*fS² please refer to clock option of Watchdog Timer  
A.C. Characteristics  
Ta=25°C  
Test Conditions  
Conditions  
Symbol  
Parameter  
Min.  
Typ.  
Max.  
Unit  
VDD  
¾
2.2V~5.5V  
400  
400  
4000  
8000  
kHz  
kHz  
¾
¾
fSYS1  
System Clock  
3.3V~5.5V  
2.2V~5.5V  
¾
System Clock  
fSYS2  
32768  
Hz  
¾
¾
¾
(32768Hz Crystal OSC)  
fRTCOSC  
RTC Frequency  
32768  
¾
Hz  
kHz  
kHz  
ms  
¾
¾
¾
3V  
5V  
¾
¾
¾
0
¾
4000  
8000  
180  
130  
¾
2.2V~5.5V  
3.3V~5.5V  
Timer I/P Frequency  
(TMR0/TMR1)  
fTIMER  
0
¾
45  
32  
1
90  
¾
¾
¾
tWDTOSC  
Watchdog Oscillator Period  
65  
ms  
tRES  
tSST  
tLVR  
tINT  
External Reset Low Pulse Width  
System Start-up Timer Period  
¾
ms  
Power-up or wake-up from  
HALT  
tSYS  
ms  
1024  
¾
¾
¾
Low Voltage Width to Reset  
Interrupt Pulse Width  
A/D Clock Period  
1
1
¾
¾
¾
¾
¾
¾
¾
¾
¾
¾
¾
¾
¾
76  
32  
¾
¾
¾
¾
¾
ms  
ms  
tAD  
1
tADC  
tADCS  
tAD  
tAD  
A/D Conversion Time  
A/D Sampling Time  
¾
¾
Note: tSYS= 1/fSYS  
Rev. 1.90  
6
February 14, 2006