HC-55564
时序波形
采样时钟
FZ / APT
DEC / ENC
数字NRZ IN
t
DS
DIGITAL OUT NRZ
1
0
1
0
t
DS
：数据建立时间100ns的典型
0
1
1
图2 CVSD时序图
接口电路HC- 55564 CVSD
音频来源
TP3040
输入
级别调整
R
A
, R
B
, C
A
可选
C
A
R
A
5V
-5V
R
C
1
2
3
4
R
B
5
9
8
VF
X
1+
VF
X
1-
GS
X
VF
R
0
公共工程研究所
V
CC
V
BB
GNDA
0.1µ
0.1µ
15
CLK
12
CLK0
PDN
GNDD
PWR0+
VF
X
0
VF
R
I
（ DIP针脚数显示）
HC-55564
6
16
10
0.1µ
0.1µ
R
D
（注）
1
14
13
11
外
控制
0.1µ
8
音频输出
5
3
A
IN
A
OUT
4
AGC
D
OUT
D
IN
FZ
V
DD
APT
E / D
14
12
13
11
10
外
控制
（ TO DATA I / F）
（从数据I / F ）
数字模拟
GND
GND
CLK
9
2
÷
n
CLK GEN
注释：R
D
= 100kΩ的为1MΩ
只有到引脚2 。
CVSD联播的评价
在图3所示电路是萨夫音响cient来评估语音的质
在CVSD ，对自性的编码时，在反馈信号
音频输出引脚是重构的音频输入信号。
CVSD设计考虑如下：
1.应谨慎布局，以保持隔离
模拟和数字信号路径进行适当的噪声之间
考虑。
2.电源去耦是必要的，因为靠近
装置成为可能。一个0.1μF应苏夫网络cient 。
3.地面，再接通电源，必须是任何输入之前存在显
的NAL被施加到CVSD 。如果不遵守这个五月
造成闭锁状态可能是破坏性的。
闭锁可以通过/在关闭后再打开电源被移除。一
上电复位电路，可以使用该选通组
零（引脚13 ）上电过程如下：
4.模拟（信号）接地端（引脚2 ）应在外部连接到
数字GND （引脚8 ）和电源地。这是中建议
谁料认为A
IN
AND A
OUT
接地回路连接
5.数字输入和输出信号是与标准兼容的
使用相同的电源电压的CMOS逻辑电路。所有未使用
逻辑输入必须连接到了适当的逻辑电平
所希望的操作。建议将未使用的输入
拉高通过一个上拉电阻来这样做（ 1kΩ的到
为10kΩ ） 。 TTL输出需要1kΩ的上拉电阻。引脚
4和14将每个驱动器CMOS逻辑或一个低功率TTL
输入。
6.由于音频输出引脚在内部DC偏置到V
DD
/2,
AC耦合是必需的。在一般情况下， 0.1μF的值是suffi-
cient为的CVSD音频销到滤波器电路的AC耦合。
7. AGC输出可以从外部集成到驱动
AGC的前置放大器，也可以通过一个驱动一个LED指示器
缓冲指示正确的说话音量。
V
DD
R
(13)
C
FZ
4
HARRIS [ HARRIS CORPORATION ]
