CDP6402 ， CDP6402C
操作描述
初始化和控制
在主复位（ MR）输入复位正脉冲
的控制，状态，和接收器缓冲寄存器，并且将
串行输出（ TRO ）高。定时由时钟产生
输入RRC和TRC的频率等于16倍的
串行数据位速率。无线资源控制和TRC的输入端可被驱动
由共同的时钟，或者可以被独立地驱动两
不同的时钟。控制寄存器LOAD （ CRL ）
输入选通到负载的控制位为奇偶封锁（ PI）
偶奇偶校验使能（ EPE ） ，停止位选择（ SBS ） ，
和字符长度选择（ CLS1和CLS2 ） 。
这些输入可以手工连接到V
SS
或V
DD
与CRL来
V
DD
。当初始化完成后， UART已准备就绪
对于接收机和/或发射机的操作。
发送器操作
发射机部分接收并行数据，格式化它，并
它在TRO终端上的串行形式（图2）发送。
开始
位
最低位
5 - 8个数据位
1 ， 1-1 / 2或
2个停止位
FE ， PE
1/2时钟
周期
接收器操作
数据在RRL输入端接收串行形式。当没有
正在接收数据， RRI输入必须保持高电平。数据
通过RRC主频。时钟频率是16倍的
数据速率。接收机的定时示于图4 。
开头第一个停止位
RRI
RBRI - 8 ， OE
8 1/2 TO 9 1/2
时钟周期
DRR
DR
A
B
C
图4.接收器时序波形
最高位
†
奇偶
†
如果已启用
图2的串行数据格式
发射机时序示于图3 （A）中的数据被加载
成从输入端发送缓冲寄存器TBR1
通过TBR8通过在TBRL输入为逻辑低电平。有效数据
必须至少目前吨
DT
之前，和叔
TD
以下，将
上升TBRL的边缘。如果字小于8位时，只
最显着的位。性格是对justi-
网络编入至少显着的一点， TBR1 。 （ B）的上升沿
TBRL清除TBRE 。 1/2至11/2周期后，视
当TBRL脉冲出现时相对于TRC ，数据是
传送到发送器寄存器和TRE被清零。
TBRE设置后，一个逻辑高电平一个周期。
输出数据的时钟由TRC 。时钟频率是16倍
的数据速率。 （C ）第二脉冲对TBRL将数据加载到
发送缓冲寄存器。数据传送到发送器
寄存器被延迟，直到当前字符的传输
就完成了。 （四）数据自动传输到
发送寄存器和字符的传输
开始。
TBRL
（ A）对DRR低水平清除DR线。 （ b）在第一个连接
停止位的数据从接收机传送寄存器的
RB注册。如果单词是小于8位时，未使用的最
显着的位将是一个逻辑低电平。输出字符
右JUSTI网络版，以最少的显着位RBR1 。高上的一个逻辑
OE表示超支。发生溢出时， DR还没有
被清除之前，本字符被转移到
在RBR 。 （C）的1/2时钟周期后的DR设置为逻辑高
和FE进行评价。在FE逻辑高电平表示无效
收到停止位。在PE逻辑高电平表示奇偶
错误。
起始位检测
接收机使用一个16X时钟定时（图5） 。开始
位可能会发生高达前一个时钟周期
被检测到，由阴影部分所指示的。岑
起始位之三是德网络定义为时钟计数7 1/2 。如果
接收机的时钟是一种对称的方波，中心
起始位将位于内
±1/2
时钟周期
±1/32
位或
±3.125%.
接收机开始搜索下一个起始位
在9个时钟进入网络连接第一个停止位。
COUNT 7 1/2
限定中心
的起始位
时钟
TBRE
1-1 / 2到2-1 / 2个周期
TRE
卓
A
B
1/2至1-1 / 2个周期
1 〜2周期的数据
C
D
完
LAST
停止位
1/2
时钟
RRI
输入
A
开始
7 1/2个时钟周期
周期
8 1/2时钟
周期
图5.启动位时序波形
图3.发射器时序波形
5-78
HARRIS [ HARRIS CORPORATION ]
