82C37A
功能说明
该82C37A直接存储器存取控制器被设计成
改进系统，必须在数据传输速率
传送数据从一个I / O设备向存储器或移动块
的存储器与I / O设备。它也将执行内存用于─
内存块移动，或者网络连接LL的内存数据块
从单一位置。运行模式提供给
处理单字节传输，以及不连续的数据
流，这允许82C37A来控制数据的移动
软件透明度。
DMA控制器是国家推动的地址和控制
信号发生器，它允许数据被转移
直接从I / O设备的内存，反之亦然无
曾经被存储在临时寄存器中。这样可以大大
提高数据传输速率为顺序操作，
与处理器的移动或重复的字符串比较
指令。
内存到内存
操作
要求
之间的数据字节的临时内部存储
生成的源地址和目的地址，所以
存储器到存储器的传输发生在不到一半的
速度的I / O操作，但比中央仍然要快得多
处理器技术。最大数据传输率
与82C37A获得示于图1中。
在82C37A的框图如图2页上的
定时和控制块，优先级块，和内部寄存器
是主要成分。图2列出了名称和大小
的内部寄存器。定时和控制块衍生出来
从时钟输入内部定时，并产生外部
控制信号。优先编码器模块解决优先
DMA通道请求服务之间的争
同时。
82C37A
转让
TYPE
压缩
正常的I / O
内存用于─
内存
例如，如果一个数据块被从RAM传送
到I / O装置，数据的起始地址被加载
进入82C37A电流和基地址寄存器的
特定的信道，并且该块的长度被装入
通道的字数寄存器。相应的模式
寄存器编程为一个内存到I / O操作（读
转移） ，以及各种选项的命令选择
寄存器和其它模式的寄存器位。通道的
屏蔽位被清除，使识别的DMA请求
（ DREQ ） 。的DREQ可以是一个硬件信号或
软件命令。
一旦启动，该块DMA传送将继续作为
控制器输出的数据地址，同时MEMR
和IOW脉冲，并且选择通过DMA的I / O设备
确认（ DACK ）输出。数据字节FL OWS直接
从RAM向I / O设备。每个字节后
转让，地址会自动递增（或
递减），这个词计数递减。该
然后，反复进行下一个字节的操作。该控制器
停止传送数据时的字数寄存器
下佛罗里达州流入的或外部的EOP施加。
名字
基址寄存器
基地字数寄存器
当前地址寄存器
当前字数寄存器
临时地址寄存器
SIZE
16-Bits
16-Bits
16-Bits
16-Bits
16-Bits
16-Bits
8-Bits
8-Bits
8-Bits
6-Bits
4-Bits
4-Bits
数
4
4
4
4
1
1
1
1
1
4
1
1
5MHz
2.50
1.67
0.63
8MHz
4.00
2.67
1.00
12.5MHz
6.25
4.17
1.56
单位
MB /秒
MB /秒
MB /秒
临时字数注册
状态寄存器
命令寄存器
临时寄存器
模式寄存器
图1 DMA传输速率
屏蔽寄存器
申请注册
DMA操作
在一个系统中， 82C37A地址和控制输出和
数据总线引脚基本上并联连接的
系统总线。外部锁存器需要的上
地址字节。而处于非活动状态时，控制器的输出是在一个
高阻抗状态。当由一个DMA请求启动
和总线控制是由主机， 82C37A放弃
驱动总线，并产生控制信号，以
执行数据传输。通过执行该操作
四个DMA请求输入激活一个具有以前
通过命令被编程到控制器中，
方式，地址和字数寄存器。
图2. 82C37A内部寄存器
为了进一步了解82C37A操作，状态
通过每个时钟周期产生必须加以考虑。该
DMA控制器工作在两个大周期，活动和空闲。
在编程后，控制器通常是空闲的，直到
DMA请求发生在一个未屏蔽的频道，或
软件要求给出。该82C37A然后将请求
控制系统总线，并进入活跃周期。该
活性周期是由几个内部状态，
根据什么选择了上什么
操作类型已要求。
4-196
HARRIS [ HARRIS CORPORATION ]
