表1-1 ：引脚说明（续）
引脚数
12
名字
IOPROC_EN
定时
不
同步
TYPE
输入
描述
控制信号
输入
信号
水平LVCMOS / LVTTL
兼容。
用来使能或
关闭
在I / O处理功能。
设置为高电平时，对下面的I / O处理功能
设备
启用：
•
SMPTE
352M有效载荷包标识符
GENERATION
和
插入
•非法
CODE
重映射
• EDH
GENERATION
和插入
•辅助数据
校验
插入
• TRS
GENERATION
和插入
要启用这些功能的一个子集，保持IOPROC_EN引脚为高电平
和
关闭
个人特征的IOPROC_DISABLE （S ）
注册通过主机接口进行访问。
当该引脚设置为低电平时，
设备
将进入低延时模式。
注：当内部FIFO是
CON连接gured
为视频模式或
辅助的
数据
插入模式下， IOPROC_EN引脚必须
be
SET
高。
13
JTAG / HOST
不
同步
输入
控制信号
输入
信号
水平LVCMOS / LVTTL
兼容。
用于选择
JTAG
测试模式或主机接口模式。
设置为高电平时，
CS_TMS ， SCLK_TCK ， SDOUT_TDO ，
和
SDIN_TDI
是
CON连接gured
为
JTAG边界
扫描测试。
当设置为低，
CS_TMS ， SCLK_TCK ， SDOUT_TDO ，
和
SDIN_TDI
是
CON连接gured
as
GSPI
引脚正常主机接口操作。
14
RESET
不
同步
输入
控制信号
输入
信号
水平LVCMOS / LVTTL
兼容。
用于复位的内部操作
条件
to
默认
设置或
重置
JTAG
测试序列。
主机模式（ JTAG / HOST = LOW ） ：
当低电平时，所有的功能
块
将
be
设置
默认
条件
， SDO和
SDO
是静音，所有的输入信号
变
除高阻抗
STAT
管脚会
be
驱动的
低。
当设置的高，正常运行
设备
恢复10usec
后RESET信号的低电平到高电平跳变。
JTAG
测试模式（ JTAG / HOST =高） ：
当低电平时，所有的功能
块
将
be
设置
默认
和
该
JTAG
将测试序列
be
在复位状态。
当设置的高，正常运行
JTAG
测试序列
重新开始。
注：上电复位要求请参阅
15, 45
CORE_VDD
不
同步
输入
动力
供电电源
数字
逻辑
块。连
至+ 1.8V DC 。
注：对于电源排序要求，请参阅
GS9092A GenLINX® III 270MB / s的串行器的SDI和
DVB -ASI
数据表
34715 - 4
2010年5月
7 63
GENNUM [ GENNUM CORPORATION ]
