AGC
V
CC1
V
EE1
帽
tD
tD
A / D
SSI
28
V
EE2
27
V
CC4
26
25
24
23
SD0
SD0
SC0
SC0
SS1
SS0
CD
4
串行
数据输出
(SD0)
3
2
DDI
DDI
V
CC2
5
6
7
8
9
串行
CLOCK OUT
（ SCK ）
50%
50%
SDI
SDI
GS9005B
顶视图
22
21
20
19
GS9005B引脚说明
PIN号
1
符号
TYPE
2
3
4
5,6
7
8,9
10
11
12
13
D
E
ð S
N N
E G
M SI
M E
O D用
C
东西
ř Ë
T N
Ø ř
N 2 O
F
图1波形
ƒ / 2 EN
10
11
V
EE3
12
13
14
15
16
17
18
LOOP ř
VCO0
R
VCO1
R
VCO2
OEM ř
VCO3
V
CC3
FILT
图。 2 GS9005B引脚连接
描述
A / D
输入
模拟/数字选择。
采用TTL兼容的输入选择输入信号源。逻辑高电平路线
均衡器的输入端（引脚8和9）到PLL和一个逻辑低电平的路由的直接数字输入端（引脚5和6）
到PLL。
AGC CAP
输入
AGC电容。
连接的AGC电容。
V
EE1
电源。
最负电源的连接。 （均衡器）
电源。
最积极的电源连接。 （均衡器）
V
CC1
DDI / DDI
输入
直接数据输入（真和倒数） 。
伪ECL差分串行数据输入。这些被选择
当A / D输入（引脚1 ）为低电平，并自偏置到1.2伏以下V
CC
。它们可以是
直接从真实的ECL驱动程序时， V驱动
EE
= -5V和V
CC
= 0 V.
V
CC2
电源。
最积极的电源连接。 （相位检测器， A / D选择，载波检测） 。
串行数据输入（真和倒数） 。
差分模拟串行数据输入。输入必须交流
逻辑高电平。
SDI / SDI
输入
耦合，并且可以被驱动单端的。这些输入被选中时， A / D输入（引脚1）
ƒ / 2 EN
输入
ƒ / 2启用-TTL
兼容的输入使用2个功能，使鸿沟。
V
EE3
电源。
最负电源的连接。 （ VCO ，复用，标准的选择）
环路滤波器。
节点，用于连接所述环路滤波器元件。
LOOP FILT
R
VCO0
输入
VCO电阻0 。
使用模拟电流输入来设置VCO的中心频率时，这两个
标准选择位（引脚20和21）被设置为逻辑0,0 。电阻从这个引脚到V连接
EE
.
VCO电阻1 。
使用模拟电流输入来设置VCO的中心频率时的标准
14
R
VCO1
输入
选择位0 （ 20脚）置高电平和1位（引脚21 ）为低电平。电阻从这个引脚到V连接
EE
.
15
R
VCO2
输入
VCO电阻2 。
使用模拟电流输入来设置VCO的中心频率时的标准
选择位0 （引脚20）被置为低电平和位1 （销21 ）被设置为HIGH。电阻从这个引脚到V连接
EE
.
16
17
OEM
R
VCO3
产量
输入
输出眼监控
模拟电压较均衡后，但reslicing前的串行比特流。
VCO电阻3 。
使用模拟电流输入来设置VCO的中心频率时，这两个
标准选择位（引脚20和21）设置为高。电阻从这个引脚到V连接
EE
.
4 13
32466 - 1
GENNUM [ GENNUM CORPORATION ]
