引脚说明
PIN号
15
16
17
18
19-25
26
27
28
符号
SWC
PCLK
PD0
V
DD
PD1 - PD7
V
SS
PD8
PD9
产量
产量
输出
TYPE
输入
产量
产量
描述
同步警告控制。
用于设置的HSYNC错误率( HER)的模拟输入。这是
通过一个外部的RC时间常数连接到该引脚来实现。
并行时钟输出。
CMOS ( TTL兼容)时钟输出,其中的上升沿
时钟位于所述并行数据的窗口的一给定容差范围内的中心。参见图。 7 。
并行数据输出 - 位0 (LSB)。
CMOS ( TTL兼容)解扰的并行数据输出
从串行到并行的转换器表示至少显著位(LSB) 。
电源。
最积极的电源连接。
并行数据输出 - 1位至第7位。
CMOS ( TTL兼容)解扰的并行数据
从串行输出到并行转换器代表通过数据的第7位数据位1 。
电源。
最负电源的连接。
并行数据输出。
CMOS ( TTL兼容)解扰的并行数据输出的
串并转换器表示数据位8 。
并行数据输出 - 第9位(MSB)。
从输出CMOS ( TTL兼容)解扰数据
该串行到并行转换器代表最显著位(MSB) 。
GS9000D
输入/输出电路
V
DD
V
DD
V
DD
R
EXT
SSC
SDI
SCI
外
组件
V
DD
BIAS
图。 2引脚11 SSC
SDI
SCI
V
DD
V
DD
图。 4引脚5 - 8 SDI - SCI
SCE
图。 3引脚14 SCE
5 9
GENNUM公司
18784 - 3