GS1532数据表
表1-1 ：引脚说明（续）
针
数
29
名字
SDIN_TDI
定时
同步
同
SCLK_TCK
TYPE
输入
描述
控制信号输入
信号电平LVCMOS / LVTTL兼容。
串行数据/测试数据输入
主机模式（ JTAG / HOST = LOW ）
SDIN_TDI用作主机接口串行输入， SDIN ，用来写
地址和配置信息的内部寄存器
装置。
JTAG测试模式（ JTAG / HOST =高）
SDIN_TDI操作为JTAG测试数据输入时，TDI 。
注意：如果不使用主机接口，此引脚为高电平。
30
SCLK_TCK
不
同步
输入
控制信号输入
信号电平LVCMOS / LVTTL兼容。
串行数据时钟/测试时钟。
主机模式（ JTAG / HOST = LOW ）
SCLK_TCK用作主机接口突发时钟， SCLK 。命令
和数据读/写字移入器件与同步
这个时钟。
JTAG测试模式（ JTAG / HOST =高）
SCLK_TCK操作为JTAG测试时钟， TCK 。
注意：如果不使用主机接口，此引脚为高电平。
32
空白
同步
与PCLK
输入
控制信号输入
信号电平LVCMOS / LVTTL兼容。
用来使能或禁止输入数据的消隐。
当置为低电平，在亮度和色度输入数据被设置为适当的
消隐电平。水平和垂直辅助空间也将被设置为
消隐电平。
当设定高时，亮度和色度输入数据通过该装置
不变。
33, 68
34
CORE_GND
F
–
同步
与PCLK
动力
输入
接地连接为数字核心逻辑。连接到GND数字。
控制信号输入
信号电平LVCMOS / LVTTL兼容。
用来表示奇/偶场视频信号时的
DETECT_TRS被设定为低电平。该设备将设置在F位在所有待发TRS
对于歼输入信号为高电平整个周期信号
（ IOPROC_EN / DIS也必须高） 。
F信号应设置为HIGH场2的整个期间，应
被设置为LOW现场1的所有行，并在逐行扫描所有行
系统。
F信号被忽略时， DETECT_TRS = HIGH 。
21498 - 8
2007年2月
9 51
GENNUM [ GENNUM CORPORATION ]
