GL811S USB2.0 to ATA/ATAPI Bridge Controller
Table 3.1 - 48 Pin List
3.2 Pin List
Pin# Pin Name Type Pin# Pin Name Type Pin# Pin Name Type Pin# Pin Name Type
IORDY
DIOR_
I
1
2
DD12
DD3
B
B
B
B
B
B
P
13
14
15
O
B
I
25
26
27
28
29
XI
TEST
37
38
I
HD_RST#
USB_PWR
RESET#
I
O
O
I
3
PIO0
DD11
DD4
CS1_
O
B
P
P
O
O
O
O
I
39 DIOW_
DMARQ
40
D_PWR_CTL
5V_IN
4
16 AGND1
17 AVDD1
P
P
B
B
P
A
P
P
B
DD15
DVDD
DD0
5
41
42
43
44
45
46
47
B
P
6
DD10
DVDD1
DD5
18
19
20
21
22
DM
DP
30 3V3_OUT
7
31
32
33
34
35
CS0_
DA2
B
B
B
B
B
B
AGND2
VREF
AVCC2
8
B
B
B
B
B
DD14
DD1
DD9
9
DA0
10
11
12
DD6
DD8
DD7
DA1
DD13
DD2
23 X-POWER
24 XO
INTRQ
36 DMACK_
O
48 GPIO1
Table 3.2 - 64 Pin List
Pin# Pin Name Type Pin# Pin Name Type Pin# Pin Name Type Pin# Pin Name Type
IORDY
NC
I
1
2
3
4
DD12
DD3
B
B
B
B
17
18
19
NC
NC
NC
33
34
35
36
XI
49
50
51
52
I
DGND
NC
P
PIO2
PIO0
PIO1
DIOR_
DIOW_
O
O
I
20 HD_RST#
O
B
TEST
CS1_
I
USB_PWR
21
DMARQ
DD15
5
B
37
O
53
D_PWR_CTL
DD11
RESET#
22
6
7
8
B
B
B
I
38
39
40
B
P
P
54
55
56
B
P
P
DD4
23
24
DGND
AGND
P
P
5V_IN
DVDD
DGND
DVDD
DD10
DVDD
9
P
P
25
26
AVDD3
P
41
42
CS0_
DA2
O
O
57
58
DD0
B
B
DGND
DM
DD14
10
B
11
12
13
DD5
DD9
DD6
B
B
B
27
28
29
DP
B
P
43
44
45
U_RX
U_TX
DA0
B
O
O
59
60
61
DD1
DD13
DD2
B
B
B
AGND1
RREF
A
14
DD8
B
30
AVDD1
P
46
DA1
O
62
GPIO 1
B
©2006 Genesys Logic Inc. - All rights reserved.
Page 10
GENESYS [ GENESYS LOGIC ]
