SP8720
操作注意事项
1.时钟输入是内部偏置,并且被耦合到所述信号
源与合适的电容器。所述输入信号通路完成
由一个输入参考去耦电容器,其连接
从销16到地。
2.如果没有信号的设备将自振荡。如果这是
不希望的,它可以通过连接一个15kΩ的电阻防止了
从时钟输入端(引脚1)到V
EE
。这将减少输入
大约100mV的灵敏度。
3.电路下工作,但DC转换率一定会更好
比100V / μs的。
4. Q和Q输出信号是与ECLII兼容,但可以是
接口到ECL10K如图。 7.有一个内部
电路等效为2kΩ的负荷在每个输出。
5. PE输入是ECLIII / 10K兼容,其中包括4 ·的3kΩ
下拉电阻。未使用的输入,因此可以保持打开状态。
6. SP8720的输入阻抗发生变化的一个函数
频率,参见图5 。
7.所有组分应该适合于所使用的频率。
j1
j
0.5
j2
j
0.2
j5
0
0.2
0.5
1
2
5
50
300
100
2
j
0.2
250
200
150
2
j
5
2
j
0.5
2
j
1
2
j
2
图。 5典型的输入阻抗。测试条件:电源电压=
2
5·2V,
环境温度为25 ℃。以MHz为单位的频率,阻抗归为50Ω 。
1n
投入
发电机
33
抽样
范围
33
1
16
1n
20
5
8
450
450
100n
100n
输出
采样
范围
DUT
12
9
V
EE
=
25·2V
1n
图。 6测试电路
3