65纳米CMOS标准单元
CS200 ASIC系列
大
漏电流
低功耗
低功耗
阵容
阵容
CS200LL
CS200A
HS -TR
服务器/
网
UHS -TR
UHS -TR
HV -TR
D-
HV -TR
Mo
C
移动
HS -TR
HS -TR
D-
k
D-
STD -TR
STD -TR
高端服务器
STD -TR
STD -TR
LL -TR
手机
数字消费
计算
HighHigh
性能
性能
阵容CS200HP
阵容CS200
UHS :超高速, HS :高速
STD :标准, LL :低漏
速度
快
▼
特点
•高集成度
- 30-50nm栅长的晶体管(ITRS路线图, 65nm制)
- 12层细间距,铜布线,及低K绝缘
材料技术
- 最大的1.8亿门,几乎两倍的90nm的
技术
- 在SRAM单元的尺寸降低50%
- 在90nm工艺上的性能提高30%
•低功耗/低漏电流
•I / O与焊盘结构细焊盘间距技术芯片
尺寸缩小
•高速图书馆和低功耗的库可用
- 高速: CS200HP
- 低泄漏: CS200L
•更高的性能,门的传播延迟TPD = 4.4ps
( @ 1.2V ,逆变器,和F / O = 1 , CS200HP )
•编译内存宏: 1T和6T SRAM的,和ROM
•应用程序特定的IP地址
- 计算核心: ARM7 , 9 , 11 ,通信和
数字AV DSP
- 混合信号: ADC和DAC范围广
- 期指逻辑:的PCI-Express , XAUI , SATA , DDR , USB , HDMI
•高速接口串行解串器宏( 〜 10Gbps的数据速率)
•宽范围的PLL :标准高速1.6GHz的
•标准的I / O : LVTTL , SSTL , HSTL , LVDS , P- CML
•宽电源电压( 0.80V至1.30V的核心)
•三重Vth的晶体管的选择
•各种可用的软件包( QFP , FBGA , EBGA , PBGA ,
FC- BGA )
•设计方法和支持
- 方法,以支持数百万门
层次化设计
- 在桑尼维尔和达拉斯的优秀设计中心支持
- 全球服务机构的全球支持
描述
CS200系列, 65纳米标准单元CMOS工艺技术,
解决了PDA和移动计算的设计挑战
市场在低功耗和多功能性。它还地址
超高性能的设计,需要在前沿
网络,服务器计算机,并在复杂的电信
设备的应用程序。 65纳米技术的300mm晶圆提供
制造和支持高容量的晶圆产能在多个
生产基地。
▼