文件编号： FT_000052
FT245R USB FIFO IC数据表版本2.10
间隙编号： FTDI ＃ 39
PIN号
名字
TYPE
描述
FIFO数据总线位3
变低后，该装置是由USB配置，然后在较高的USB挂起。
可用于控制电源到外部逻辑P沟道逻辑电平的MOSFET
开关。在此使用PWREN ＃引脚，当使能接口的下拉选项
方式。应该拉到VCCIO与10kΩ电阻。
使上D0 ... D7时低电流FIFO数据字节。取出下一个FIFO
数据字节（如果可用）从接收FIFO缓冲区时， RD ＃从高电平变为
低。请参见第3.5节的时序图。
将数据写入一个字节的D0 ... D7引脚到发送FIFO缓冲器，当WR
从高向低。请参见第3.6节的时序图。
当高，不将数据写入FIFO 。当低的，可以将数据写入到
在FIFO中频闪WR高，后低。在此复位信号引脚为三态。
请参见第3.6节的时序图。
当高，不从FIFO中读取数据。当低，有数据提供
这可以通过选通RD ＃低，再高再被读取FIFO中。在上电复位
这个信号引脚为三态。请参见第3.5节的时序图。
11
D3
I / O
12
PWREN ＃
产量
13
RD ＃
输入
14
WR
输入
22
TXE ＃
产量
23
RXF
产量
如果远程唤醒选项在内部EEPROM中启用USB时
暂停模式（ PWREN ＃ = 1 ） RXF ＃变为输入。这可以被用来唤醒
了USB主机从挂起模式由选通该引脚为低电平最少
20ms的，这将导致设备请求在USB总线上的恢复。
表3.4 FIFO接口组（见注3 ）
注意事项：
1.最低工作电压VCC必须+ 4.0V （可以使用VBUS = + 5V）时使用
内部时钟发生器。工作在+ 3.3V ，可以使用外部晶体振荡器。
2.
有关如何使用外部晶振，陶瓷谐振器或振荡器与FT245R的细节，
请参见8.2节
3.当在输入模式下使用时，输入引脚通过内部200kΩ的电阻上拉至VCCIO 。这些
管脚可被编程来设置一个轻轻拉动USB期间暂停低（ PWREN ＃ = “ 1 ” ）
在内部EEPROM中的选项。
©2010未来技术设备国际有限公司
9
FTDI [ FUTURE TECHNOLOGY DEVICES INTERNATIONAL LTD. ]
