设备描述
•
•
两个串行通信接口（的SCI ） ，每两个引脚（或四个额外的GPIO线）
最多两个串行外设接口（ SPI接口） ，两个可配置的4针端口（或另外的8个GPIO
行）
- 在56F8347 ， SPI1 ，也可以用作正交解码器1或四定时器乙
- 在56F8147 ， SPI1可以交替只能用作GPIO
计算机正常操作（ COP ） /看门狗定时器
两个专用的外部中断引脚
最多76个通用I / O（ GPIO ）引脚
外部复位输入管脚硬件复位
外部复位输出引脚复位系统
JTAG /增强型片上仿真（一次）为不显眼，处理器速度无关的，实时
调试
软件编程的，锁相环（ PLL ）系频率合成器的核心时钟
•
•
•
•
•
•
•
1.1.5
•
•
•
•
•
•
能源信息
在制造高密度CMOS与5V兼容， TTL兼容的数字输入
板载3.3V下降到2.6V电压调节器供电的内部逻辑和存储器;可以禁用
片上稳压器为数字和模拟电路，以降低成本和减少噪音
等待和停止模式下可用
ADC的智能电源管理
每个外设都可以单独关闭以节省电力
1.2设备描述
该56F8347和56F8147是混合控制器的56800E内核为基础的家族成员。每
结合，在单个芯片上，一个数字信号处理器的处理能力（DSP）和功能
具有灵活的外设的微控制器来创建一个极具成本效益的解决方案。
由于其成本低，配置灵活和紧凑的程序代码中， 56F8347和56F8147的
是非常适合于许多应用。该装置包括许多外围设备，这对于特别有用
运动控制，智能家电，步进器，编码器，转速计，限位开关，电源和
控制，
汽车
控制（仅56F8347 ） ，发动机管理，噪声抑制，远程工具
计量，工业控制，电源，照明和自动化应用。
56800E内核基于哈佛式的建筑，包括在经营的三个执行单位
是平行的，从而允许在每个指令周期的六个之多的操作。该MCU式的编程模型和
优化的指令集允许直接的新一代高效，紧凑的DSP和控制代码。
该指令集也是C / C ++编译器的高效，使优化的快速发展
控制应用。
该56F8347和56F8147支持程序执行从内部或外部存储器。两个数据
操作数可以从每个指令周期的片上数据的RAM进行访问。这些器件还提供
两个外部专用的中断线路和高达76通用输入/输出（GPIO ）线，这取决于
在外设配置。
56F8347技术数据，版本3.0
飞思卡尔半导体公司
初步
7
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
