56F8036特点
第一部分概述
1.1 56F8036特点
1.1.1
•
•
•
•
•
•
•
•
•
•
•
•
•
•
数字信号控制器内核
有效的16位56800E系列数字信号控制器（DSC）发动机具有双哈佛架构
多达32个每秒百万条指令（ MIPS ） ，在32MHz的核心频率
单周期16
×
16位的并行乘法器 - 累加器（ MAC）的
4个36位累加器，包括扩展位
32位算术和逻辑多位移位器
具有独特的DSP处理模式并行指令集
硬件DO和REP循环
三个内部地址总线
四个内部数据总线
指令集同时支持DSP和控制器功能
控制器风格的寻址紧凑的代码模式和指令
高效C编译器和局部变量的支持
软件子程序和中断堆栈深度仅受内存的限制
JTAG /增强型片上仿真（一次）为不显眼，处理器速度无关的，实时
调试
1.1.2
•
•
•
内存
双哈佛架构允许多达三同时访问程序和数据存储器
闪存的安全保护，以防止未经授权的用户获取到内部闪存的访问
片上存储器
- 的程序闪存64KB
- 统一的数据/程序RAM 8KB
使用Flash EEPROM仿真能力
•
1.1.3
•
外围电路的56F8036
一个多功能六输出脉宽调制器（ PWM ）模块
- 高达96MHz的PWM工作时钟
- 分辨率为15位
- 中心对齐和边沿对齐PWM信号模式
- 四个可编程故障输入，可编程数字滤波器
- 双缓冲PWM寄存器
- 每个互补PWM信号对允许选择由PWM信号供给源的：
- PWM发生器
56F8036数据手册，第6
飞思卡尔半导体公司
5
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
