引脚连接
表1. 33932引脚定义（续）
每个引脚的功能描述所用的功能描述部分开头中找到
第11页。
针
14-16
17,18,26-28
19
引脚名称
OUT4
VPWRB
CcpB
针
功能
动力
产量
电源输入
类似物
产量
逻辑输入
逻辑输入
逻辑
输出 -
漏极开路
逻辑输入
类似物
产量
逻辑输入
正式名称
H桥输出4
正电源
供应
电荷泵
电容
输入4
输入3
状态标志B
（低电平有效）
禁止输入3
（高电平有效）
反馈B
使能输入
德网络nition
高端MOSFET2和低端MOSFET2漏的H桥B源。
这些引脚必须连接在一起身体尽量靠近，并
直接焊接到宽，厚，低电阻电源PCB上飞机。
对于H桥B内部电荷泵外部存储电容器连接;
连接到VPWRB 。允许值是30〜100 nF的。
注意：
该电容
是所必需的设备的适当的性能。
OUT4的逻辑输入控制。
OUT3的逻辑输入控制。
H桥B漏极开路低电平有效状态标志输出（需要外接上拉
电阻到V
DD
。最大允许负载电流< 0.5毫安。最大
V
CESAT
＆ LT ; 0.4 V
@
0.3毫安。最大允许的上拉电压< 7.0 V.）
当D3为逻辑高电平时，无论OUT3和OUT4为三态。施密特触发器
输入与80 〜
μA
源，以便默认情况下禁用= 。
H桥B负载电流反馈输出提供接地参考的0.24 ％的
高侧输出电流。 （通过一个电阻领带GND如果不使用。 ）
当EN / D4为逻辑高电平时， H桥B是可操作的。当EN / D4为逻辑
LOW ， H桥B输出三态和H桥B处于休眠
模式。 （逻辑输入〜 80μA下沉因此默认情况下=睡眠模式。 ）
高端MOSFET1和低端MOSFET1的漏极H桥B源。
H桥高端MOSFET2和低端MOSFET2的漏源。
对于H桥一个内部电荷泵外部存储电容器连接;
连接到VPWRA 。允许值是30〜100 nF的。
注意：
该电容
是所必需的设备的适当的性能。
OUT2的逻辑输入控制。
OUT1的逻辑输入控制;例如，当IN1为逻辑高电平时， OUT1被设置为
VPWRA ，当IN1为逻辑低电平时， OUT1设置为PGNDA 。 （施密特触发器
输入与80 〜
μA
源，以便默认情况下OUT1 = HIGH 。 ）
H桥一个漏极开路低电平有效状态标志输出（需要外接
上拉电阻到V
DD
。最大允许负载电流< 0.5毫安。最大
V
CESAT
＆ LT ; 0.4 V
@
0.3毫安。最大允许的上拉电压< 7.0 V.）
低电流模拟信号地线必须连接通过低到PGND
阻抗路径（ <<10毫欧， 0赫兹至20千赫兹） 。暴露TAB也是主要
散热路径的设备。
20
21
22
IN4
IN3
SFB
23
24
25
D3
FBB
EN/D4
29-31
36-38
41
OUT3
OUT2
CCPA
动力
产量
动力
产量
类似物
产量
逻辑输入
逻辑输入
H桥输出3
H桥输出2
电荷泵
电容
输入2
输入1
42
43
IN2
IN1
44
国家林业局
逻辑
输出 -
漏极开路
类似物
地
状态标志
（低电平有效）
模拟信号
地
TAB
AGNDA
AGNDB
33932
4
模拟集成电路设备数据
飞思卡尔半导体公司
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
