引脚连接
引脚连接
RST
SCLK0
MOSI0
MISO0
SCLK1
MISO1
CS0
AGND
CS1
VSS
VDD
VPP
VCC
CLK
TESTIN
TESTOUT
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
GND
DPL
D0L
DPH
D0H
VSUP1
D1H
D1L
GND
D2L
D2H
VSUP2
D3H
D3L
GND
VSS_IDDQ
图3. 33781引脚连接
表1. 33781引脚定义
每个引脚的功能描述可以在功能引脚说明部分开始上找到
针
1
引脚名称
RST
引脚功能
RESET
正式名称
复位IC
德网络nition
该引脚上的低电平返回所有注册到已知状态指示
在题为节
和
2
3
4
SCLK0
MOSI0
MISO0
输入
输入
产量
从和出SPI0 SPI0串行数据时钟的时钟数据。在负MISO0数据变化
SCLK0的过渡。 MOSI0被采样SCLK0的正边沿。
SPI0主机输出从机SPI数据到SPI0 。这个数据输入进行采样上的正边沿
SCLK0
In
SPI0主机输入从机
OUT
通过此设备发送到MCU SPI0数据。此数据输出上的变化
SCLK0的下降沿。当CS0为高电平时，该引脚为高
阻抗。
5
6
SCLK1
MISO1
输入
产量
SPI1串行数据时钟的时钟从SPI1数据输出。在负MISO1数据变化
SCLK1的过渡。
SPI1主入从
OUT
SPI0片选
通过此设备发送到MCU SPI1的数据。此数据输出上的变化
SCLK1的下降沿。当CS1为高电平时，该引脚为高
阻抗。
当此信号为高时， SPI0 SPI信号被忽略。这个主张
引脚为低电平启动一个SPI0交易。 SPI0的交易信号是
当该信号返回高电平完成。
地面的模拟电路。该引脚内部没有连接到
其他理由在芯片上。它应该连接到一个安静的地面上
董事会。
当此信号为高时， SPI1的SPI信号被忽略。这个主张
引脚为低电平启动一个SPI1交易。 SPI1的交易信号是
当该信号返回高电平完成。
数字地内部连接到其它芯片上的理由。这
地被连接到电路中，将消耗电流IDDQ期间
测试。
输出内部2.5V稳压器为数字电路。无需外部
电流消耗从这个引脚允许的。
7
CS0
输入
8
AGND
地
模拟地
9
CS1
输入
SPI1片选
10
VSS
地
数字地
11
VDD
动力
数字电压
33781
模拟集成电路设备数据
飞思卡尔半导体公司
3
FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
