引脚连接
引脚连接
OP7
OP6
SCLK
SI
GND
GND
GND
GND
SO
CS
OP5
OP4
1
2
3
4
5
6
7
8
9
10
11
12
24
23
22
21
20
19
18
17
16
15
14
13
OP0
OP1
RST
VPWR
GND
GND
GND
GND
VDD
SFPD
OP2
OP3
图3. 33291引脚连接
表2.引脚定义
针
1
2
3
4
5 – 8, 17 – 20
9
10
11
12
13
14
15
16
21
22
23
24
引脚名称
OP7
OP6
SCLK
SI
GND
SO
CS
OP5
OP4
OP3
OP2
SFPD
V
DD
V
PWR
RST
OP1
OP0
正式名称
输出7
输出6
系统时钟
串行输入
地
串行输出
芯片选择
输出5
输出4
输出3
输出2
短路故障
保护禁用
逻辑电源
输出MOSFET
栅极驱动电源
RESET
输出1
输出0
德网络nition
连接到漏极输出MOSFET七位数。
连接到漏极输出MOSFET排名第六。
钟表的33291的内部移位寄存器。
该引脚用于串行指令数据的输入。 SI信息的读取在下降
SCLK的边缘。
连接到IC电源接地和功能的散热路径的一部分。
从移位寄存器三态输出。
每当该引脚处于逻辑低状态时,数据可以从MCU转移到
33291通过SI引脚从33291到MCU通过SO引脚。
连接到漏极输出MOSFET排名第五。
连接到漏极输出MOSFET排名第四。
连接到漏极输出MOSFET排名第三。
连接到漏极输出MOSFET的第二把交椅。
该引脚用于防止从卡止- OFF,因为过电流的输出
条件。
再加上提供逻辑。
主电源。
该引脚为低电平有效。它用于清除SPI移位寄存器,从而将所有
输出开关OFF
.
连接到漏极输出MOSFET的头号。
连接到漏极输出MOSFET的数量为零。
33291
模拟集成电路设备数据
飞思卡尔半导体公司
3