Table of Contents
Section 4. Clock Generator Module (CGM)
4.1
4.2
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
4.3
4.3.1
4.3.2
4.3.2.1
4.3.2.2
4.3.2.3
4.3.2.4
4.3.2.5
4.3.3
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 59
Crystal Oscillator Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Phase-Locked Loop Circuit (PLL). . . . . . . . . . . . . . . . . . . . . . . . . . . 61
PLL Circuits. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 61
Acquisition and Tracking Modes . . . . . . . . . . . . . . . . . . . . . . . . . . 62
Manual and Automatic PLL Bandwidth Modes . . . . . . . . . . . . . . . 62
Programming the PLL . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
Special Programming Exceptions . . . . . . . . . . . . . . . . . . . . . . . . . 65
Base Clock Selector Circuit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 65
CGM External Connections . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 66
4.3.4
4.4
I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Crystal Amplifier Input Pin (OSC1) . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Crystal Amplifier Output Pin (OSC2) . . . . . . . . . . . . . . . . . . . . . . . . 67
External Filter Capacitor Pin (CGMXFC) . . . . . . . . . . . . . . . . . . . . . 67
PLL Analog Power Pin (VDDA) . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 67
Oscillator Enable Signal (SIMOSCEN). . . . . . . . . . . . . . . . . . . . . . . 67
Crystal Output Frequency Signal (CGMXCLK). . . . . . . . . . . . . . . . . 68
CGM Base Clock Output (CGMOUT). . . . . . . . . . . . . . . . . . . . . . . . 68
CGM CPU Interrupt (CGMINT). . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
4.4.1
4.4.2
4.4.3
4.4.4
4.4.5
4.4.6
4.4.7
4.4.8
4.5
CGM Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 68
PLL Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 69
PLL Bandwidth Control Register. . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
PLL Programming Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 72
4.5.1
4.5.2
4.5.3
4.6
4.7
Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 73
4.8
Acquisition/Lock Time Specifications . . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Acquisition/Lock Time Definitions. . . . . . . . . . . . . . . . . . . . . . . . . . . 74
Parametric Influences on Reaction Time . . . . . . . . . . . . . . . . . . . . . 75
Choosing a Filter Capacitor . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 75
Reaction Time Calculation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
4.8.1
4.8.2
4.8.3
4.8.4
Section 5. Configuration Register (CONFIG)
5.1
5.2
5.3
Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 79
Configuration Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
MC68HC908MR32 • MC68HC908MR16 — Rev. 6.0
MOTOROLA
Data Sheet
9
Table of Contents
FREESCALE [ Freescale ]
