Table of Contents
Section 17. Timer Interface B (TIMB)
17.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
17.2 Features . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
17.3 Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 255
17.3.1
17.3.2
17.3.3
17.3.3.1
17.3.3.2
17.3.4
17.3.4.1
17.3.4.2
17.3.4.3
TIMB Counter Prescaler . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
Input Capture . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 258
Output Compare . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 259
Unbuffered Output Compare. . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
Buffered Output Compare. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 260
Pulse-Width Modulation (PWM) . . . . . . . . . . . . . . . . . . . . . . . . . . . 261
Unbuffered PWM Signal Generation. . . . . . . . . . . . . . . . . . . . . . 262
Buffered PWM Signal Generation. . . . . . . . . . . . . . . . . . . . . . . . 262
PWM Initialization . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 263
17.4 Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
17.5 Wait Mode . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
17.6 I/O Signals . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
17.6.1
17.6.2
TIMB Clock Pin (PTE0/TCLKB) . . . . . . . . . . . . . . . . . . . . . . . . . . . 264
TIMB Channel I/O Pins (PTE1/TCH0B–PTE2/TCH1B) . . . . . . . . . 265
17.7 I/O Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 265
17.7.1
17.7.2
17.7.3
17.7.4
17.7.5
TIMB Status and Control Register . . . . . . . . . . . . . . . . . . . . . . . . . 265
TIMB Counter Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 267
TIMB Counter Modulo Registers . . . . . . . . . . . . . . . . . . . . . . . . . . 268
TIMB Channel Status and Control Registers . . . . . . . . . . . . . . . . . 268
TIMB Channel Registers. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 272
Section 18. Development Support
18.1 Introduction. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
18.2 Break Module (BRK). . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
18.2.1
Functional Description . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 273
Flag Protection During Break Interrupts . . . . . . . . . . . . . . . . . . . 275
CPU During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
TIM1 and TIM2 During Break Interrupts . . . . . . . . . . . . . . . . . . . 275
COP During Break Interrupts . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
Low-Power Modes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
Wait Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
Stop Mode. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
Break Module Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 275
Break Status and Control Register . . . . . . . . . . . . . . . . . . . . . . . 276
Break Address Registers . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 276
Break Status Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 277
Break Flag Control Register . . . . . . . . . . . . . . . . . . . . . . . . . . . . 278
18.2.1.1
18.2.1.2
18.2.1.3
18.2.1.4
18.2.2
18.2.2.1
18.2.2.2
18.2.3
18.2.3.1
18.2.3.2
18.2.3.3
18.2.3.4
Data Sheet
16
MC68HC908MR32 • MC68HC908MR16 — Rev. 6.0
Table of Contents
MOTOROLA
FREESCALE [ Freescale ]
