欢迎访问ic37.com |
会员登录 免费注册
发布采购

C5ENPA1-DS 参数 Datasheet PDF下载

C5ENPA1-DS图片预览
型号: C5ENPA1-DS
PDF下载: 下载PDF文件 查看货源
内容描述: C- 5E网络处理器芯片版本A1 [C-5e Network Processor Silicon Revision A1]
分类和应用:
文件页数/大小: 114 页 / 2128 K
品牌: FREESCALE [ FREESCALE SEMICONDUCTOR, INC ]
 浏览型号C5ENPA1-DS的Datasheet PDF文件第5页浏览型号C5ENPA1-DS的Datasheet PDF文件第6页浏览型号C5ENPA1-DS的Datasheet PDF文件第7页浏览型号C5ENPA1-DS的Datasheet PDF文件第8页浏览型号C5ENPA1-DS的Datasheet PDF文件第10页浏览型号C5ENPA1-DS的Datasheet PDF文件第11页浏览型号C5ENPA1-DS的Datasheet PDF文件第12页浏览型号C5ENPA1-DS的Datasheet PDF文件第13页  
C5ENPA1-DS/D
Rev 03
LIST OF FIGURES
Freescale Semiconductor, Inc...
1
2
3
4
5
6
7
8
9
10
11
12
13
14
C-5e Network Processor Block Diagram.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 21
Pin Locations (Top View)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 28
Pin Locations (Bottom View)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 29
GMII/TBI Transmit and Receive Pin Configurations
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 36
PROM Interface Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 45
PROM Interface Timing Outline
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 46
Observe-Only Cell
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Cell Design That Can Be Used for Both Input and Output Pins
. . . . . . . . . . . . . . . . . . . . . . . . . . . 70
Bringup Clock Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 76
Package Cross Section View with Several Heat Sink Options.
. . . . . . . . . . . . . . . . . . . . . . . . . . . 78
Package with Heat Sink Mounted to the Printed Circuit Board.
. . . . . . . . . . . . . . . . . . . . . . . . . . 79
Test Loading Conditions.
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 81
System Clock Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 82
DS1/DS3 Ethernet Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 83
10/100 Ethernet Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 84
Gigabit Ethernet and TBI Interface Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 85
OC-3 Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 87
OC-12 Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 88
PCI Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 89
MDIO Serial Interface Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 91
Low Speed Serial Interface Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
PROM Interface Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 93
Fabric Processor Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 94
BMU Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
TLU Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 98
QMU SRAM (Internal Mode) Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 99
QMU to Q-5 (External Mode) Timing Diagram
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 101
C-5e Network Processor BGA Package Side View
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
C-5e Network Processor BGA Package (Bottom View)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 104
C-5e Network Processor BGA Package (Top View)
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 105
03