74F74双D型正边沿触发触发器
1988年4月
修订后的2000年9月
74F74
双D型正边沿触发触发器
概述
在F74是一种双D型触发器具有直接清除和设置
输入和互补性(Q , Q)输出。在信息
的输入被传输到输出端上的正边沿
的时钟脉冲。时钟触发发生在电压电平
在时钟脉冲的,并且不直接与过渡
的正向脉冲的时间。时钟脉冲输入后,
阈值电压已经过去了,数据输入
锁定和信息目前不会转移到
直到时钟脉冲的下一个上升沿的输出
输入。
异步输入:
低输入至S
D
设置Q为高电平
低输入到C
D
设置Q为低电平
清除和设置都是独立的时钟
同时LOW基于C
D
和S
D
让Q和Q HIGH
订购代码:
订单号
74F74SC
74F74SJ
74F74PC
包装数
M14A
M14D
N14A
包装说明
14引脚小外形集成电路( SOIC ) , JEDEC MS- 120 , 0.150窄
14引脚小外形封装( SOP ) , EIAJ TYPE II , 5.3毫米宽
14引脚塑料双列直插式封装( PDIP ) , JEDEC MS- 001 ,宽0.300
在磁带和卷轴可用的设备也。通过附加的后缀字母“X”的订货代码指定。
逻辑符号
接线图
IEEE / IEC
©2000仙童半导体公司
DS009469
www.fairchildsemi.com